特許ウォッチ

公開番号2025019316
公報種別公開特許公報(A)
公開日2025-02-06
出願番号2024207392,2023145251
出願日2024-11-28,2017-02-28
発明の名称メモリシステムおよび制御方法
出願人キオクシア株式会社
代理人弁理士法人スズエ国際特許事務所
主分類G06F 12/06 20060101AFI20250130BHJP(計算;計数)
要約【課題】ダイコンテンション無しで不揮発性メモリをアクセスすることができるメモリシステムを実現する。
【解決手段】メモリシステムのコントローラは、複数のチャンネルに接続された複数の不揮発性メモリダイの各々が一つのダイグループにのみ属するように複数の不揮発性メモリダイを第1のダイグループと第2のダイグループとに分類する。コントローラは、第1ネームスペースを指定する第1のライトコマンドをホストから受信した場合、第1ネームスペースに書き込まれるべき第1のデータを、第1のダイグループから選択された第1の書き込み先ブロックに書き込み、第2ネームスペースを指定する第2のライトコマンドをホストから受信した場合、第2ネームスペースに書き込まれるべき第2のデータを、第2のダイグループから選択された第2の書き込み先ブロックに書き込む。
【選択図】図3
特許請求の範囲【請求項１】
ホストに接続可能なメモリシステムであって、
複数のチャンネルと、
前記複数のチャンネルに接続された複数の不揮発性メモリダイを含む不揮発性メモリであって、各不揮発性メモリダイが複数のブロックを含む、不揮発性メモリと、
前記複数のチャンネルを介して前記複数の不揮発性メモリダイに接続されたコントローラであって、前記複数の不揮発性メモリダイを制御するように構成されたコントローラとを具備し、
前記コントローラは、
少なくとも第１ネームスペースと第２ネームスペースとを含む複数のネームスペースを前記メモリシステムに割り当て、前記複数のネームスペースの各々は、０から始まる複数の論理ブロックアドレス（ＬＢＡ）を含み、
前記複数の不揮発性メモリダイの各々が一つのダイグループにのみ属するように前記複数の不揮発性メモリダイを第１のダイグループと第２のダイグループとに分類し、
前記第１のダイグループに対応する前記第１ネームスペースを指定する第１のライトコマンドを前記ホストから受信した場合、前記第１ネームスペースに書き込まれるべき第１のデータを、前記第１のダイグループから選択された第１の書き込み先ブロックに書き込み、
前記第２のダイグループに対応する前記第２ネームスペースを指定する第２のライトコマンドを前記ホストから受信した場合、前記第２ネームスペースに書き込まれるべき第２のデータを、前記第２のダイグループから選択された第２の書き込み先ブロックに書き込むように構成されている、
メモリシステム。
続きを表示（約 3,300 文字）【請求項２】
前記コントローラは、
前記第２のデータの書き込み動作の実行中に、前記第１ネームスペースを指定する第１のリードコマンドを前記ホストから受信した場合、前記第２のデータの書き込み動作の完了を待つこと無く前記第１のダイグループからデータを読み出すように構成されている、請求項１記載のメモリシステム。
【請求項３】
前記第１のダイグループに属するフリーブロック群は、前記第１のダイグループに対応する第１のフリーブロックプールによって管理され、前記第２のダイグループに属するフリーブロック群は、前記第２のダイグループに対応する第２のフリーブロックプールによって管理され、
前記第１のフリーブロックプールは、前記第１のダイグループに属し且つ有効データを保持するブロックそれぞれを管理する第１のデータブロックプールに専用のフリーブロックプールであり、前記第２のフリーブロックプールは、前記第２のダイグループに属し且つ有効データを保持するブロックそれぞれを管理する複数の第２のデータブロックプールによって共有される共有フリーブロックプールである、請求項１記載のメモリシステム。
【請求項４】
前記コントローラは、
前記第１のデータブロックプール内のブロック群のガベージコレクションにおいては、前記第１のフリーブロックプール内のフリーブロックの一つを第１のコピー先ブロックとして割り当て、前記第１のデータブロックプールに含まれ且つ有効データと無効データとが混在する一つ以上のブロックから有効データのみを前記第１のコピー先ブロックにコピーし、前記第１のコピー先ブロックへの前記有効データのコピーによって無効データのみになった前記一つ以上のブロックを前記第１のフリーブロックプールに返却する、動作を実行し、
前記複数の第２のデータブロックプールの一つの第２のデータブロックプール内のブロック群のガベージコレクションにおいては、前記複数の第２のデータブロックプールによって共有される前記第２のフリーブロックプール内のフリーブロックの一つを第２のコピー先ブロックとして割り当て、前記一つの第２のデータブロックプールに含まれ且つ有効データと無効データとが混在する一つ以上のブロックから有効データのみを前記第２のコピー先ブロックにコピーし、前記第２のコピー先ブロックへの前記有効データのコピーによって無効データのみになった前記一つ以上のブロックを前記第２のフリーブロックプールに返却する、動作を実行するように構成されている、請求項３記載のメモリシステム。
【請求項５】
前記第１のダイグループに属するフリーブロック群は、前記第１のダイグループに対応する第１のフリーブロックプールによって管理され、前記第２のダイグループに属するフリーブロック群は、前記第２のダイグループに対応する第２のフリーブロックプールによって管理され、
前記第１のフリーブロックプールは、前記第１のダイグループに属し且つ有効データを保持するブロックそれぞれを管理する第１のデータブロックプールに専用のフリーブロックプールであり、前記第２のフリーブロックプールは、前記第２のダイグループに属し且つ有効データを保持するブロックそれぞれを管理する第２のデータブロックプールに専用のフリーブロックプールである、請求項１記載のメモリシステム。
【請求項６】
前記コントローラは、
前記第１のデータブロックプール内のブロック群のガベージコレクションにおいては、前記第１のフリーブロックプール内のフリーブロックの一つを第１のコピー先ブロックとして割り当て、前記第１のデータブロックプールに含まれ且つ有効データと無効データとが混在する一つ以上のブロックから有効データのみを前記第１のコピー先ブロックにコピーし、前記第１のコピー先ブロックへの前記有効データのコピーによって無効データのみになった前記一つ以上のブロックを前記第１のフリーブロックプールに返却する、動作を実行し、
前記第２のデータブロックプール内のブロック群のガベージコレクションにおいては、前記第２のフリーブロックプール内のフリーブロックの一つを第２のコピー先ブロックとして割り当て、前記第２のデータブロックプールに含まれ且つ有効データと無効データとが混在する一つ以上のブロックから有効データのみを前記第２のコピー先ブロックにコピーし、前記第２のコピー先ブロックへの前記有効データのコピーによって無効データのみになった前記一つ以上のブロックを前記第２のフリーブロックプールに返却する、動作を実行するように構成されている、請求項５記載のメモリシステム。
【請求項７】
前記第１のダイグループに属するフリーブロック群は、前記第１のダイグループに対応する第１のフリーブロックプールによって管理され、前記第２のダイグループに属するフリーブロック群は、前記第２のダイグループに対応する第２のフリーブロックプールによって管理され、
前記第１のフリーブロックプールは、前記第１のダイグループに属し且つ有効データを保持するブロックそれぞれを管理する複数の第１のデータブロックプールによって共有される共有フリーブロックプールであり、前記第２のフリーブロックプールは、前記第２のダイグループに属し且つ有効データを保持するブロックそれぞれを管理する複数の第２のデータブロックプールによって共有される共有フリーブロックプールである、請求項１記載のメモリシステム。
【請求項８】
前記コントローラは、
前記複数の第１のデータブロックプールの一つの第１のデータブロックプール内のブロック群のガベージコレクションにおいては、前記複数の第１のデータブロックプールによって共有される前記第１のフリーブロックプール内のフリーブロックの一つを第１のコピー先ブロックとして割り当て、前記一つの第１のデータブロックプールに含まれ且つ有効データと無効データとが混在する一つ以上のブロックから有効データのみを前記第１のコピー先ブロックにコピーし、前記第１のコピー先ブロックへの前記有効データのコピーによって無効データのみになった前記一つ以上のブロックを前記第１のフリーブロックプールに返却する、動作を実行し、
前記複数の第２のデータブロックプールの一つの第２のデータブロックプール内のブロック群のガベージコレクションにおいては、前記複数の第２のデータブロックプールによって共有される前記第２のフリーブロックプール内のフリーブロックの一つを第２のコピー先ブロックとして割り当て、前記一つの第２のデータブロックプールに含まれ且つ有効データと無効データとが混在する一つ以上のブロックから有効データのみを前記第２のコピー先ブロックにコピーし、前記第２のコピー先ブロックへの前記有効データのコピーによって無効データのみになった前記一つ以上のブロックを前記第２のフリーブロックプールに返却する、動作を実行するように構成されている、請求項７記載のメモリシステム。
【請求項９】
前記第１のダイグループは、前記複数のチャンネルにそれぞれ接続された複数の第１の不揮発性メモリダイの集合を含み、前記第２のダイグループは、前記複数のチャンネルにそれぞれ接続された複数の第２の不揮発性メモリダイの集合を含む、請求項１記載のメモリシステム。
【請求項１０】
前記第１のダイグループは、前記複数のチャンネルの第１のチャンネルにそれぞれ接続された複数の第１の不揮発性メモリダイの集合を含み、前記第２のダイグループは、前記複数のチャンネルの第２のチャンネルにそれぞれ接続された複数の第２の不揮発性メモリダイの集合を含む、請求項１記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、不揮発性メモリを制御する技術に関する。
続きを表示（約 3,600 文字）【背景技術】
【０００２】
近年、不揮発性メモリを備えるメモリシステムが広く普及している。
【０００３】
このようなメモリシステムの一つとして、ＮＡＮＤフラッシュ技術ベースのソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、その低電力消費、高性能という特徴により、様々なコンピュータのストレージとして使用されている。
【０００４】
通常、ＳＳＤにおいては、その大容量化のために多数の不揮発性メモリダイが搭載されている。個々の不揮発性メモリダイは独立して動作することができる。このため、各不揮発性メモリは並列処理の単位として機能し得る。
【先行技術文献】
【特許文献】
【０００５】
米国特許出願公開第２０１３／０１９０５７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、通常、一つの不揮発性メモリダイに対する動作は、並列には実行されず、逐次的に実行される。このため、もし書き込み動作が実行されている不揮発性メモリダイへのリード要求が起きると（ダイコンテンション）、そのリード要求の応答時間（リードレイテンシ）は非常に長くなる場合がある。
【０００７】
したがって、ホストがダイコンテンション無しでＳＳＤをアクセスすることを可能にするための新たな機能の実現が必要とされる。
【０００８】
本発明が解決しようとする課題は、ダイコンテンション無しで不揮発性メモリをアクセスすることができるメモリシステムおよび制御方法を提供することである。
【課題を解決するための手段】
【０００９】
実施形態によれば、ホストに接続可能なメモリシステムは、複数のチャンネルと、前記複数のチャンネルに接続された複数の不揮発性メモリダイを含む不揮発性メモリであって、各不揮発性メモリダイが複数のブロックを含む、不揮発性メモリと、前記複数のチャンネルを介して前記複数の不揮発性メモリダイに接続されたコントローラであって、前記複数の不揮発性メモリダイを制御するように構成されたコントローラとを具備する。前記コントローラは、少なくとも第１ネームスペースと第２ネームスペースとを含む複数のネームスペースを前記メモリシステムに割り当てる。前記複数のネームスペースの各々は、０から始まる複数の論理ブロックアドレス（ＬＢＡ）を含む。前記コントローラは、前記複数の不揮発性メモリダイの各々が一つのダイグループにのみ属するように前記複数の不揮発性メモリダイを第１のダイグループと第２のダイグループとに分類する。前記コントローラは、前記第１のダイグループに対応する前記第１ネームスペースを指定する第１のライトコマンドを前記ホストから受信した場合、前記第１ネームスペースに書き込まれるべき第１のデータを、前記第１のダイグループから選択された第１の書き込み先ブロックに書き込む。前記コントローラは、前記第２のダイグループに対応する前記第２ネームスペースを指定する第２のライトコマンドを前記ホストから受信した場合、前記第２ネームスペースに書き込まれるべき第２のデータを、前記第２のダイグループから選択された第２の書き込み先ブロックに書き込む。
【図面の簡単な説明】
【００１０】
実施形態のメモリシステムの構成例を示すブロック図。
同実施形態のメモリシステム内の複数のＮＡＮＤ型フラッシュメモリダイを分類することによって得られる、各々が複数のチャンネルに跨がった複数の不揮発性メモリセット（ＮＶＭセット）を示すブロック図。
図２の各ＮＶＭセットに対応するブロック管理と各ＮＶＭセットに対応する一つ以上の領域（ネームスペース）との関係を示すブロック図。
同実施形態のメモリシステムによって実行される分離されたＮＶＭセットのためのホスト書き込み／ガベージコレクション動作を説明するための図。
同実施形態のメモリシステムによって実行される共有ＮＶＭセットのためのホスト書き込み／ガベージコレクション動作を説明するための図。
同実施形態のメモリシステム内の複数のＮＡＮＤ型フラッシュメモリダイを分類することによって得られる、同一チャンネルに接続されたＮＡＮＤ型フラッシュメモリダイの集合を各々が含む複数のＮＶＭセットを示すブロック図。
図６の各ＮＶＭセットに対応するブロック管理と各ＮＶＭセットに対応する一つ以上の領域（ネームスペース）との関係を示すブロック図。
同実施形態のメモリシステムに適用されるフラッシュメモリパッケージを模式的に示す図。
図８のフラッシュメモリパッケージの構造を示す断面図。
同一チャンネルに接続されたＮＡＮＤ型フラッシュメモリダイの集合を各々が含む複数のＮＶＭセットとこれらＮＶＭセットとして使用される１つ以上のフラッシュメモリパッケージとの関係を示す図。
同実施形態のメモリシステムによって実行される、あるＮＶＭサブセットに対するガベージコレクション動作の一部分を示す図。
同実施形態のメモリシステムによって実行される、あるＮＶＭサブセットに対するガベージコレクション動作の残りの一部分を示す図。
同実施形態のメモリシステムによって実行される、あるＮＶＭサブセットに対するガベージコレクション動作の残りの他の部分を示す図。
同実施形態のメモリシステムによって実行されるＮＶＭセット間コピー動作を示す図。
図１４のＮＶＭセット間コピー動作の前のアドレス変換テーブルの内容とＮＶＭセット間コピー動作の後のアドレス変換テーブルの内容との関係を示す図。
同実施形態のメモリシステムによって実行されるＮＶＭセット間コピー動作の一部分を示す図。
同実施形態のメモリシステムによって実行されるＮＶＭセット間コピー動作の残りの一部分を示す図。
同実施形態のメモリシステムによって実行されるＮＶＭセット間コピー動作の残りの他の部分を示す図。
同実施形態のメモリシステムによって実行されるＮＶＭセット交換動作の概要を説明するための図。
ＮＶＭセット交換動作の前の２つのＮＶＭセットのために実行される、ホスト書き込み／ガベージコレクション動作を説明するための図。
ＮＶＭセット交換動作のために２つのＮＶＭセット間で実行されるホスト書き込み／ガベージコレクション動作を説明するための図。
同実施形態のメモリシステムによって実行される新ＮＶＭセット作成動作の概要を示す図。
新ＮＶＭセット作成のために実行されるホスト書き込み／ガベージコレクション動作を説明するための図。
同実施形態のメモリシステムによって実行される新ＮＶＭセット作成動作の一部分を示す図。
同実施形態のメモリシステムによって実行される新ＮＶＭセット作成動作の残りの一部分を示す図。
同実施形態のメモリシステムによって実行される新ＮＶＭセット作成動作の残りの他の部分を示す図。
同実施形態のメモリシステムによって実行されるＮＶＭセット結合動作の概要を示す図。
ＮＶＭセット結合のために実行されるホスト書き込み／ガベージコレクション動作を説明するための図。
同実施形態のメモリシステムによって実行されるデータ書き込み／読み出し動作の手順の一部分を示すフローチャート。
同実施形態のメモリシステムによって実行されるデータ書き込み／読み出し動作の手順の残り部分を示すフローチャート。
同実施形態のメモリシステムによって、あるＮＶＭサブセット毎に実行されるガベージコレクション動作の手順を示すフローチャート。
同実施形態のメモリシステムによって実行されるＮＶＭセット間コピー動作の手順を示すフローチャート。
同実施形態のメモリシステムによって実行されるＮＶＭセット間コピー動作の別の手順を示すフローチャート。
同実施形態のメモリシステムによって実行される新ＮＶＭセット作成動作の手順を示すフローチャート。
同実施形態のメモリシステムによって実行される新ＮＶＭセット作成動作の別の手順を示すフローチャート。
同実施形態のメモリシステムに適用されるホストの構成例を示すブロック図。
同実施形態のメモリシステムとホストとを含むコンピュータの構成例を示すブロック図。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許