特許ウォッチ

公開番号2025015329
公報種別公開特許公報(A)
公開日2025-01-30
出願番号2023118664
出願日2023-07-20
発明の名称表示装置
出願人株式会社ジャパンディスプレイ
代理人弁理士法人酒井国際特許事務所
主分類G09G 3/20 20060101AFI20250123BHJP(教育;暗号方法;表示;広告;シール)
要約【課題】高精細化が可能な表示装置を提供する。
【解決手段】複数の画素がDx方向及びDy方向に並ぶアレイ基板と、Dy方向に並ぶ画素に接続された複数の信号線DTLと、信号線DTLの選択期間に画素信号を供給する信号線選択回路と、画素信号を時分割多重化した複数の画像信号及び信号線DTLの選択制御信号を信号線選択回路に供給するドライバICと、を備える。信号線選択回路は、複数の信号線DTLのうちの1つを選択する複数のスイッチ回路がアレイ基板上にDx方向に並んで設けられ、信号線選択回路に選択制御信号を供給する配線は、複数のスイッチ回路がDx方向に接続される第1配線SWL1と、第1配線SWL1に対して略平行に設けられ、両端部がそれぞれバッファ回路に接続される第2配線SWL2と、第1配線SWL1の両端部及び中央部を含む複数個所において、第2配線SWL2に接続される複数の第3配線SWL3と、を含む。
【選択図】図8
特許請求の範囲【請求項１】
複数の画素が第１方向及び当該第１方向とは異なる第２方向に並ぶ表示領域を有する基板と、
前記第１方向に並ぶ画素に接続された複数の走査線と、
前記第２方向に並ぶ画素に接続された複数の信号線と、
前記走査線の選択期間において、当該走査線に走査信号を供給するゲートドライバと、
前記信号線の選択期間において、当該信号線に画素信号を供給する信号線選択回路と、
複数の信号線にそれぞれ供給する画素信号を時分割多重化した複数の画像信号を生成して前記信号線選択回路に供給すると共に、前記信号線の選択制御信号を前記信号線選択回路に供給するドライバＩＣと、
を備え、
前記ドライバＩＣは、
前記信号線選択回路に沿って前記基板上に実装され、
前記選択制御信号は、
前記ドライバＩＣの前記第１方向の両端部に設けられたバッファ回路から出力され、
前記信号線選択回路は、
複数の信号線のうちの１つを選択する複数のスイッチ回路が前記基板上に前記第１方向に並んで設けられ、
前記信号線選択回路に前記選択制御信号を供給する配線は、
複数の前記スイッチ回路が前記第１方向に接続される第１配線と、
前記第１配線に対して略平行に設けられ、両端部がそれぞれ前記バッファ回路に接続される第２配線と、
少なくとも、前記第１配線の両端部及び中央部を含む複数個所において、前記第２配線に接続される複数の第３配線と、
を含む、
表示装置。
続きを表示（約 250 文字）【請求項２】
前記基板は、
前記信号線が設けられる第１金属層と、
前記第１金属層とは異なる第２金属層と、
を有し、
前記第１配線、前記第２配線、及び前記第３配線は、前記第１金属層に設けられ、
前記信号線選択回路に前記画像信号を供給する配線は、
前記第２金属層に設けられて前記第２配線と交差する第１画像信号線と、
前記第１金属層に設けられて前記スイッチ回路に接続される第２画像信号線と、
を含む、
請求項１に記載の表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、表示装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
従来、信号線選択駆動方式の表示装置において、例えば、アナログスイッチ回路（信号線選択回路）への制御信号の配線抵抗を小さくするために、制御ラインを基板の中央位置に配線する構成が開示されている（例えば、特許文献１）。また、複数の分配回路（信号線選択回路）を設け、各分配回路の両端に制御信号を供給することにより、制御信号の波形なまりを減少させる構成が開示されている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
特開２００９－１９２９２８号公報
特開２００９－２１６９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１では、中央位置に配線された制御ラインが両端方向に延びて形成されるため、両端部ほど配線抵抗が大きくなる。このため、配線抵抗による電圧降下や制御信号の遅延や減衰を十分に抑制できない場合がある。
【０００５】
また、近年、例えばＶＲ（Virtual Reality）やＡＲ（Augmented Reality）、ＭＲ（Mixed Reality）等、表示映像をレンズで拡大表示する構成では、表示パネルの更なる高精細化が求められている。上記特許文献２では、各分配回路の両端にそれぞれ制御信号線が接続されるため、分配回路の間に配線される制御信号線数が増加する。このため、分配回路間の間隔が画素間隔よりも大きくなり、分配回路ごとに分割された表示パネルの複数の領域が視認される可能性がある。
【０００６】
本発明は、高精細化が可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様に係る表示装置は、複数の画素が第１方向及び当該第１方向とは異なる第２方向に並ぶ表示領域を有する基板と、前記第１方向に並ぶ画素に接続された複数の走査線と、前記第２方向に並ぶ画素に接続された複数の信号線と、前記走査線の選択期間において、当該走査線に走査信号を供給するゲートドライバと、前記信号線の選択期間において、当該信号線に画素信号を供給する信号線選択回路と、複数の信号線にそれぞれ供給する画素信号を時分割多重化した複数の画像信号を生成して前記信号線選択回路に供給すると共に、前記信号線の選択制御信号を前記信号線選択回路に供給するドライバＩＣと、を備え、前記ドライバＩＣは、前記信号線選択回路に沿って前記基板上に実装され、前記選択制御信号は、前記ドライバＩＣの前記第１方向の両端部に設けられたバッファ回路から出力され、前記信号線選択回路は、複数の信号線のうちの１つを選択する複数のスイッチ回路が前記基板上に前記第１方向に並んで設けられ、前記信号線選択回路に前記選択制御信号を供給する配線は、複数の前記スイッチ回路が前記第１方向に接続される第１配線と、前記第１配線に対して略平行に設けられ、両端部がそれぞれ前記バッファ回路に接続される第２配線と、少なくとも、前記第１配線の両端部及び中央部を含む複数個所において、前記第２配線に接続される複数の第３配線と、を含む。
【図面の簡単な説明】
【０００８】
図１は、表示装置の概略構成の一例を示す図である。
図２は、表示領域における画素配列の一例を示す図である。
図３は、表示装置の概略断面構造を表す断面図である。
図４は、画素の構成例を示す平面図である。
図５Ａは、図４のＡ１－Ａ２線に沿う断面の第１例を示す図である。
図５Ｂは、図４のＡ１－Ａ２線に沿う断面の第２例を示す図である。
図６は、駆動回路構成の一例を示す図である。
図７は、従来例に係る選択制御線の接続例を示す基板概略図である。
図８は、実施形態に係る選択制御線の接続例を示す基板概略図である。
図９は、図８のＢ１－Ｂ２線に沿う概略断面図である。
図１０は、図７に示す接続例における選択制御信号波形の一例を示す図である。
図１１は、図８に示す接続例における選択制御信号波形の一例を示す図である。
図１２は、実施形態の変形例に係る選択制御線の接続例を示す基板概略図である。
図１３は、図１２に示す接続例における選択制御信号波形の一例を示す図である。
【発明を実施するための形態】
【０００９】
発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１０】
図１は、表示装置の概略構成の一例を示す図である。図２は、表示領域における画素配列の一例を示す図である。
（【００１１】以降は省略されています）

関連特許