特許ウォッチ

公開番号2025013626
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2024196006,2023056437
出願日2024-11-08,2018-06-19
発明の名称半導体装置の製造方法
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H01L 21/304 20060101AFI20250117BHJP(基本的電気素子)
要約【課題】半導体ウエハを効率よく消費できる半導体装置の製造方法を提供する。
【解決手段】SiC(炭化ケイ素)からなる半導体ウエハ源を用意する工程と、半導体ウエハ源の第1主面にSiCからなるエピタキシャル層を形成する工程と、エピタキシャル層に半導体素子を作り込む素子形成工程と、エピタキシャル層に半導体素子が形成された半導体ウエハ源の第1主面側に第1主面側支持部材を貼着する貼着工程と、半導体ウエハ源が第1主面側支持部材に支持された状態で、半導体ウエハ源の厚さ方向途中部から第1主面に平行な水平方向に沿って半導体ウエハ源に変質層を形成する工程と、半導体ウエハ源を、変質層に沿って素子形成ウエハおよび素子未形成ウエハに分離するウエハ源分離工程と、を含む。
【選択図】図6A
特許請求の範囲【請求項１】
一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を
接続する側壁を含むＳｉＣ（炭化ケイ素）からなる半導体ウエハ源を用意する工程と、
前記半導体ウエハ源の前記第１主面にＳｉＣからなるエピタキシャル層を形成する工程
と、
前記エピタキシャル層に複数の素子形成領域を設定し、前記複数の素子形成領域に半導
体素子をそれぞれ作り込む素子形成工程と、
前記エピタキシャル層の前記素子形成領域に半導体素子が形成された前記半導体ウエハ
源の前記第１主面側に第１主面側支持部材を貼着する貼着工程と、
前記半導体ウエハ源が前記第１主面側支持部材に支持された状態で、前記半導体ウエハ
源の厚さ方向途中部から前記第１主面に平行な水平方向に沿って前記半導体ウエハ源に変
質層を形成する工程と、
前記半導体ウエハ源を、前記第１主面側支持部材によって支持された前記半導体素子が
形成された素子形成ウエハおよび素子未形成ウエハに、前記半導体ウエハ源に形成した前
記変質層に沿って分離するウエハ源分離工程と、
前記ウエハ源分離工程の後、前記第１主面側支持部材によって支持された前記素子形成
ウエハの分離面（素子形成ウエハの下面）に、第２主面電極を形成する第２主面電極形成
工程と、を含む、半導体装置の製造方法。
続きを表示（約 1,200 文字）【請求項２】
前記変質層の形成は、前記半導体ウエハ源にレーザ光を照射して行う、請求項１に記載
の半導体装置の製造方法。
【請求項３】
前記変質層を形成する工程は、前記半導体ウエハ源の前記第２主面側から前記半導体ウ
エハ源にレーザ光を照射することにより行う、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記変質層を形成する工程は、前記半導体ウエハ源にレーザ光の集光部（焦点）を前記
半導体ウエハ源の厚さ方向途中部に設定してレーザ光を照射し、前記半導体ウエハ源に対
するレーザ光の照射位置を前記半導体の前記第1主面に平行な水平方向に移動させること
によって行う、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記変質層を形成する工程の後、前記変質層が形成された前記半導体ウエハ源の前記第
２主面に、第２主面側支持部材を貼着する第２貼着工程を含む、請求項１に記載の半導体
装置の製造方法。
【請求項６】
前記素子形成工程は、前記エピタキシャル層の上に第１主面電極を形成する工程を含む
、請求項１に記載の半導体装置の製造方法。
【請求項７】
前記ウエハ源分離工程の後、前記第１主面側支持部材によって支持された前記素子形成
ウエハの分離面（素子形成ウエハの下面）を研削する研削工程を含み、
前記第２主面電極形成工程は、前記研削工程の後、前記素子形成ウエハの下面に、前記
第２主面電極を形成する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項８】
前記ウエハ源分離工程の後、前記素子未形成ウエハが再利用可能である場合、前記素子
未形成ウエハを新たな半導体ウエハ源をして再利用し、前記素子未形成ウエハの第１主面
にＳiＣからなるエピタキシャル層を形成する工程と、
前記エピタキシャル層に複数の素子形成領域を設定し、前記複数の素子形成領域に半導
体素子をそれぞれ作り込む素子形成工程と、
を行う、請求項１～７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記素子未形成ウエハの第１主面にＳｉＣからなるエピタキシャル層を形成する工程、
および、前記エピタキシャル層に複数の素子形成領域を設定し、前記複数の素子形成領域
に半導体素子をそれぞれ作り込む素子形成工程は、前記素子未形成ウエハの第２主面が第
２主面側支持部材によって支持された状態で行う、請求項８に記載の半導体装置の製造方
法。
【請求項１０】
前記ウエハ源分離工程の後、前記新たな半導体素子を作り込む工程に先立って、前記新
たな半導体ウエハ源の前記分離面を研磨する研磨工程をさらに含む、請求項９に記載の半
導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１は、半導体ウエハを研削によって薄化する工程と、薄化された半導体ウエハから複数の半導体チップ（半導体装置）を切り出す工程と、を含む、半導体装置の製造方法が開示している。
【先行技術文献】
【特許文献】
【０００３】
特開２０１０－０１６１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、半導体装置の製造技術の発展に伴って、半導体装置の薄化が進んでいる。その一方で、半導体ウエハの製造技術の発展に伴って、半導体ウエハの大径化が進んでいる。半導体ウエハの厚さは、自重によるたわみ等を抑制する観点から、径の大きさに比例して大きくなっている。つまり、半導体ウエハの製造技術は、半導体装置の薄化を目的とする半導体装置の製造技術に反して、半導体ウエハの厚化の方向に進んでいる。
【０００５】
たとえば、特許文献１に開示された従来の製造方法では、厚い半導体ウエハを研削によって薄化した後で、複数の半導体装置を切り出している。このような製造方法であれば、半導体ウエハの厚さによらずに所望の厚さを有する半導体装置を製造できる。
【０００６】
しかし、従来の製造方法の場合、半導体ウエハの厚化が進むと、半導体ウエハにおいて研削によって除去すべき部分が増加する。つまり、従来の製造方法によれば、大径でかつ厚い半導体ウエハの場合、小径でかつ薄い半導体ウエハの場合に比べて、半導体装置を薄化するための研削時間が増加すると同時に、単位体積当たりの半導体装置の取れ数が相対的に減少する。そのため、半導体ウエハを効率よく消費できない。
【０００７】
本発明の一実施形態は、半導体ウエハを効率よく消費できる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、一方側の第１主面、他方側の第２主面、ならびに、前記第１主面および前記第２主面を接続する側壁を含むＳｉＣ（炭化ケイ素）からなる半導体ウエハ源を用意する工程と、前記半導体ウエハ源の前記第１主面にＳｉＣからなるエピタキシャル層を形成する工程と、前記エピタキシャル層に複数の素子形成領域を設定し、前記複数の素子形成領域に半導体素子をそれぞれ作り込む素子形成工程と、前記エピタキシャル層の前記素子形成領域に半導体素子が形成された前記半導体ウエハ源の前記第１主面側に第１主面側支持部材を貼着する貼着工程と、前記半導体ウエハ源が前記第１主面側支持部材に支持された状態で、前記半導体ウエハ源の厚さ方向途中部から前記第１主面に平行な水平方向に沿って前記半導体ウエハ源に変質層を形成する工程と、前記半導体ウエハ源を、前記第１主面側支持部材によって支持された前記半導体素子が形成された素子形成ウエハおよび素子未形成ウエハに、前記半導体ウエハ源に形成した前記変質層に沿って分離するウエハ源分離工程と、を含む、半導体装置の製造方法を提供する。
【０００９】
この半導体装置の製造方法によれば、素子形成ウエハ（素子形成済みウエハ）から複数の半導体装置を切り出すことができる一方で、素子未形成ウエハを新たな半導体ウエハ源として再利用できる。これにより、製造の遅延を抑制できると同時に半導体ウエハ源の過剰な消費を抑制できる。よって、半導体ウエハ源を効率よく消費できる半導体装置の製造方法を提供できる。
【００１０】
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許