特許ウォッチ

公開番号2025015033
公報種別公開特許公報(A)
公開日2025-01-30
出願番号2023118094
出願日2023-07-20
発明の名称電源制御装置及びスイッチング電源装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H02M 3/155 20060101AFI20250123BHJP(電力の発電,変換,配電)
要約【課題】電源効率の低下を抑制しつつノイズ特性を向上させる。
【解決手段】入力電圧(V_IN)から出力電圧(V_OUT)を生成するスイッチング電源装置(1)に設けられた電源制御装置(2)は、入力電圧の印加端とスイッチ端子との間に設けられた出力素子(M1)及びスイッチ端子と基準電位端との間に設けられた整流素子(M2)を有する出力段(MM)と、出力電圧に応じた制御信号(CNT1)を生成する制御回路(10)と、出力素子をオンさせるための駆動電圧(V_DRV1)を用い、制御信号に応じて出力素子をオン又はオフさせる出力素子駆動回路(11、13～15)と、を備え、出力素子駆動回路は、制御信号に基づき出力素子をオフからオンに切り替える際、第1電圧(V_BOOT-Vf)を有する駆動電圧を用いて出力素子をオフからオンに切り替えた後、駆動電圧を第2電圧(V_BOOT)に高める。
【選択図】図1
特許請求の範囲【請求項１】
入力電圧から出力電圧を生成するよう構成されたスイッチング電源装置に設けられ、前記スイッチング電源装置の動作を制御するよう構成された電源制御装置であって、
前記入力電圧の印加端とスイッチ端子との間に設けられた出力素子及び前記スイッチ端子と基準電位端との間に設けられた整流素子を有する出力段と、
前記出力電圧に応じた制御信号を生成するよう構成された制御回路と、
前記出力素子をオンさせるための駆動電圧を用い、前記制御信号に応じて前記出力素子をオン又はオフさせるよう構成された出力素子駆動回路と、を備え、
前記出力素子駆動回路は、前記制御信号に基づき前記出力素子をオフからオンに切り替える際、第１電圧を有する前記駆動電圧を用いて前記出力素子をオフからオンに切り替えた後、前記駆動電圧を第２電圧に高める
、電源制御装置。
続きを表示（約 1,800 文字）【請求項２】
前記出力素子駆動回路は、前記第２電圧を有する第１ノードと前記駆動電圧を有する第２ノードとの間に設けられたスイッチを備え、
前記スイッチに対し前記第１ノードから前記第２ノードに向かう向きに順方向を有するダイオードが並列に付加され、
前記出力素子駆動回路は、前記制御信号に基づき前記出力素子をオフからオンに切り替える際、前記スイッチがオフとされた状態での前記駆動電圧を用いて前記出力素子をオフからオンに切り替えた後、前記スイッチがオンとされた状態での前記駆動電圧を用いて前記出力素子をオンに保ち、
前記第１電圧は、前記スイッチがオフとされた状態での前記駆動電圧に相当し、且つ、前記第２電圧よりも前記ダイオードの順方向電圧だけ低く、
前記第２電圧は、前記スイッチがオンとされた状態での前記駆動電圧に相当する
、請求項１に記載の電源制御装置。
【請求項３】
ブートコンデンサの第１端が接続されるよう構成されたブート端子を備え、且つ、前記ブートコンデンサの第２端が接続されるよう構成された端子として前記スイッチ端子を備え、前記ブート端子は前記第１ノードに接続され、
前記出力素子はＮチャネル型の電界効果トランジスタにより形成される出力トランジスタであり、
前記出力トランジスタのドレイン、ソースは、夫々、前記入力電圧の印加端、前記スイッチ端子に接続され、
前記出力素子駆動回路は、前記出力トランジスタのゲートに対し前記駆動電圧に対応するハイレベルのゲート信号を供給することで前記出力トランジスタをオンさせる
、請求項２に記載の電源制御装置。
【請求項４】
前記出力素子駆動回路は、前記出力トランジスタのゲートに対しハイレベルのゲート信号よりも低いローレベルのゲート信号を供給することで前記出力トランジスタをオフさせ、
前記出力素子駆動回路は、前記出力トランジスタのゲートと前記スイッチとの間に設けられた遅延回路を有し、前記出力トランジスタのゲート信号がローレベルからハイレベルに切り替わった後に前記遅延回路を用いて前記スイッチをオフからオンに切り替える
、請求項３に記載の電源制御装置。
【請求項５】
前記スイッチは、自身のゲートに供給される信号に応じて、前記第１ノード及び前記第２ノード間を導通又は遮断するよう構成されたＰチャネル型の電界効果トランジスタであり、
前記ダイオードは、前記挿入トランジスタに付加される寄生ダイオードであるか、又は、前記寄生ダイオードとは別に設けられたダイオードであり、
前記遅延回路は、前記出力トランジスタのゲート信号の反転信号を前記挿入トランジスタのゲートに供給することで、前記出力トランジスタのゲート信号がローレベルからハイレベルに切り替わった後に前記挿入トランジスタをオフからオンに切り替える
、請求項４に記載の電源制御装置。
【請求項６】
前記出力素子駆動回路は、
前記第２ノード及び前記スイッチ端子に接続され、前記制御信号に基づき前記駆動電圧に対応するハイレベルのゲート信号又は前記スイッチ端子の電圧に対応するローレベルのゲート信号を前記出力トランジスタのゲートに供給するよう構成された出力素子ドライバと、
前記スイッチ、前記ダイオード及び前記遅延回路を有し、前記第２電圧から前記駆動電圧を生成するよう構成された駆動電圧生成回路と、を備える
、請求項４に記載の電源制御装置。
【請求項７】
前記制御信号に基づき前記出力素子が交互にオン、オフされることで前記スイッチ端子に生ずるスイッチ電圧が整流及び平滑化されることにより前記出力電圧が生成される
、請求項１～６の何れかに記載の電源制御装置。
【請求項８】
請求項１～６の何れかに記載の電源制御装置と、
前記スイッチ端子及び出力端子に接続された整流平滑回路と、を備え、
前記整流平滑回路は、前記制御信号に基づき前記出力素子が交互にオン、オフされることで前記スイッチ端子に生ずるスイッチ電圧を整流及び平滑化し、これによって前記出力端子に前記出力電圧を発生させる
、スイッチング電源装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、電源制御装置及びスイッチング電源装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
スイッチング電源装置において、いわゆるブートストラップ回路を用い、出力素子を駆動するための昇圧電源を形成することが多い（例えば下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－７８０２３号公報
【０００４】
［概要］
スイッチング電源装置、及び、その構成部品において、電源効率の向上及びノイズ特性の向上は何れも重要である。
【０００５】
本開示の一態様に係る半導体装置は、入力電圧から出力電圧を生成するよう構成されたスイッチング電源装置に設けられ、前記スイッチング電源装置の動作を制御するよう構成された電源制御装置であって、前記入力電圧の印加端とスイッチ端子との間に設けられた出力素子及び前記スイッチ端子と基準電位端との間に設けられた整流素子を有する出力段と、前記出力電圧に応じた制御信号を生成するよう構成された制御回路と、前記出力素子をオンさせるための駆動電圧を用い、前記制御信号に応じて前記出力素子をオン又はオフさせるよう構成された出力素子駆動回路と、を備え、前記出力素子駆動回路は、前記制御信号に基づき前記出力素子をオフからオンに切り替える際、第１電圧を有する前記駆動電圧を用いて前記出力素子をオフからオンに切り替えた後、前記駆動電圧を第２電圧に高める。
【図面の簡単な説明】
【０００６】
図１は、本開示の実施形態に係るスイッチング電源装置の全体構成図である。
図２は、本開示の実施形態に係る電源制御装置の外観斜視図である。
図３は、本開示の実施形態に係り、出力トランジスタに対するゲート信号と当該ゲート信号に基づく遅延信号の波形図である。
図４は、本開示の実施形態に係り、スイッチング電源装置のタイミングチャートである。
図５は、参考例に係るスイッチング電源装置の全体構成図である。
図６は、図５のスイッチング電源装置に関わる波形図である。
図７は、図１のスイッチング電源装置に関わる波形図である。
【０００７】
［詳細な説明］
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。
【０００８】
まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる０Ｖ（ゼロボルト）の電位を有する基準電位端（基準導電部）を指す又は０Ｖの電位そのものを指す。０Ｖの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧はグランドから見た電位を表す。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号について、当該信号がハイレベルであるとき、当該信号の反転信号はローレベルをとり、当該信号がローレベルであるとき、当該信号の反転信号はハイレベルをとる。
【０００９】
ＭＯＳＦＥＴなどのＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。また、特に記述なき限り、任意のＭＯＳＦＥＴにおいて、バックゲートはソースに短絡されていると考えて良い。
【００１０】
以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することがある。任意のトランジスタについて、トランジスタがオン状態とされる期間をオン期間と称し、トランジスタがオフ状態とされる期間をオフ期間と称する。ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
（【００１１】以降は省略されています）

関連特許