TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2025008683
公報種別
公開特許公報(A)
公開日
2025-01-20
出願番号
2023111051
出願日
2023-07-05
発明の名称
半導体基板、その製造方法及び製造装置
出願人
ローム株式会社
代理人
個人
,
個人
,
個人
,
個人
主分類
H01L
21/20 20060101AFI20250109BHJP(基本的電気素子)
要約
【課題】低コストかつ高品質の半導体基板の製造方法を提供する。
【解決手段】SiC単結晶基板11のSi面にグラフェン層12を形成し、グラフェン層12上にSiCエピタキシャル成長層13を形成し、SiCエピタキシャル成長層13上にストレス層14を形成し、ストレス層14上に仮基板の黒鉛基板19を貼り付け、グラフェン層12とSiCエピタキシャル成長層13とを剥離し、グラフェン層12を剥離したSiCエピタキシャル成長層のC面にSiC多結晶成長層17を形成し、黒鉛基板19を除去し、グラフェン層12を形成する工程及びSiCエピタキシャル成長層13を形成する工程の少なくとも一方は、フッ素を含む雰囲気である。
【選択図】図7
特許請求の範囲
【請求項1】
SiC単結晶基板のSi面にグラフェン層を形成する工程と、
前記グラフェン層上にSiCエピタキシャル成長層を形成する工程と、
前記SiCエピタキシャル成長層上にストレス層を形成する工程と、
前記ストレス層上に仮基板を貼り付ける工程と、
前記グラフェン層と前記SiCエピタキシャル成長層とを剥離する工程と、
前記グラフェン層を剥離した前記SiCエピタキシャル成長層のC面にSiC多結晶成長層を形成する工程と、
前記仮基板を除去する工程と
を含み、
前記グラフェン層を形成する工程及び前記SiCエピタキシャル成長層を形成する工程の少なくとも一方は、フッ素を含む雰囲気である半導体基板の製造方法。
続きを表示(約 870 文字)
【請求項2】
前記SiC単結晶基板のSi面にグラフェン層を形成する工程は、前記雰囲気にフッ化珪素ガスを含み、前記フッ化珪素ガスを含む雰囲気によって前記SiC単結晶基板のSi面を表面熱分解して前記グラフェン層を形成する工程を含む請求項1に記載の半導体基板の製造方法。
【請求項3】
前記フッ化珪素ガスは、四フッ化珪素、六フッ化二珪素及び八フッ化三珪素の少なくとも一つを含む請求項2に記載の半導体基板の製造方法。
【請求項4】
前記SiC単結晶基板のSi面を表面熱分解して前記グラフェン層を形成する工程の前に、前記フッ化珪素ガスを含む雰囲気によって前記SiC単結晶基板のSi面を表面熱エッチングする工程を含む請求項2に記載の半導体基板の製造方法。
【請求項5】
前記SiCエピタキシャル成長層を形成する工程において、前記雰囲気は、フッ化珪素ガスと、炭化水素ガス及びフッ化炭素ガスの少なくとも一方とを含み、前記雰囲気から前記SiCエピタキシャル成長層を成長させる請求項1に記載の半導体基板の製造方法。
【請求項6】
前記フッ化珪素ガスは、四フッ化珪素、六フッ化二珪素及び八フッ化三珪素の少なくとも一つを含む請求項5に記載の半導体基板の製造方法。
【請求項7】
前記炭化水素ガスは、メタン、エタン、プロパン、エチレン及びアセチレンの少なくとも一つを含む請求項5に記載の半導体基板の製造方法。
【請求項8】
前記フッ化炭素ガスは、四フッ化メタン、六フッ化エタン、八フッ化プロパン、フッ化エチレン及びフッ化アセチレンの少なくとも一つを含む請求項5に記載の半導体基板の製造方法。
【請求項9】
前記フッ素を含む雰囲気は、不活性ガスをさらに含む請求項1に記載の半導体基板の製造方法。
【請求項10】
前記不活性ガスは、アルゴンガスである請求項9に記載の半導体基板の製造方法。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本開示は、半導体基板その製造方法及び製造装置に関する。
続きを表示(約 3,300 文字)
【背景技術】
【0002】
近年、Si半導体及びGaAs半導体に比べてバンドギャップエネルギーが広く、高電界耐圧性能を有し、高耐圧化、大電流化、低オン抵抗化、高効率化、低消費電力化、高速スイッチング等を実現できるシリコンカーバイド(SiC:silicon carbide:炭化珪素)半導体が注目されている。電力制御の用途のSiC製のパワーデバイスとして、ショットキーバリアダイオード(Schottky barrier diode:SBD)、MOSFET(metal oxide semiconductor field effect transistor)、IGBT(insulated gate bipolar transistor)などの開発が進められている。このようなSiCパワーデバイスが形成されるSiC半導体基板は、製造コストを低減したり、所望の物性を提供したりするために、多結晶のSiC半導体基板に単結晶のSiC半導体基板を常温接合又は拡散接合で貼り合わせて作製されることがあった(例えば特許文献1を参照)。
【先行技術文献】
【特許文献】
【0003】
米国特許第8916451号明細書[概要] しかしながら、単結晶のSiC半導体基板を多結晶のSiC半導体基板に貼り付けるためには必要な表面粗さを確保する研磨加工が高コストになり、接合界面に発生する欠陥により歩留まりが低下することがあった。
【0004】
本開示は、上述の実情に鑑みて提案されるものであって、低コストかつ高品質の半導体基板、その製造方法及び製造装置を提供することを目的とする。
【0005】
本開示の半導体基板の製造方法は、SiC単結晶基板のSi面にグラフェン層を形成する工程と、グラフェン層上にSiCエピタキシャル成長層を形成する工程と、SiCエピタキシャル成長層上にストレス層を形成する工程と、ストレス層上に仮基板を貼り付ける工程と、グラフェン層とSiCエピタキシャル成長層とを剥離する工程と、グラフェン層を剥離したSiCエピタキシャル成長層のC面にSiC多結晶成長層を形成する工程と、仮基板を除去する工程とを含み、グラフェン層を形成する工程及びSiCエピタキシャル成長層を形成する工程の少なくとも一方は、フッ素を含む雰囲気である。
【図面の簡単な説明】
【0006】
図1はSiC単結晶基板の断面図を示す。
図2AはSiCウェハの結晶面を説明する平面図を示す。
図2BはSiCウェハの結晶面を説明する側面図を示す。
図3Aは4H-SiC結晶のユニットセルの俯瞰図を示す。
図3Bは4H-SiC結晶の2層部分の構成図を示す。
図3Cは4H-SiC結晶の4層部分の構成図を示す。
図4は図3Aに示した4H-SiC結晶のユニットセルを(0001)面の真上から見た構成図を示す。
図5はSiC単結晶基板上にグラフェン層を形成した第1の複合体の断面図を示す。
図6はグラフェン層であって、複数層積層化された構成を備える例の俯瞰図を示す。
図7はグラフェン層を形成する一連の工程を示すフローチャートである。
図8は半導体製造装置を示す断面図である。
図9は変形例のグラフェン層を形成する一連の工程を示すフローチャートである。
図10はグラフェン層上にSiCエピタキシャル成長層を形成した第2の複合体の断面図を示す。
図11はSiCエピタキシャル成長層を形成する一連の工程を示すフローチャートである。
図12は変形例の半導体製造装置を示す断面図である。
図13は第2の複合体上にストレス層を形成した第3の複合体の断面図を示す。
図14は第3の複合体のストレス層上に接着層を介して黒鉛基板を貼り合わせた第4の複合体の断面図を示す。
図15は黒鉛基板の両面に接着層を介して第2の複合体のストレス層をそれぞれ貼り付けた第5の複合体の断面図を示す。
図16はグラフェン層とSiCエピタキシャル成長層と間の界面で分断した第5の複合体の断面図を示す。
図17は黒鉛基板の両面にSiCエピタキシャル成長層が接着層を介して積層された第6の複合体を示す。
図18は第6の複合体にCVD法によりSiC多結晶成長層を形成した第7の複合体の断面図を示す。
図19は第7の複合体の外周を研削した第8の複合体の断面図を示す。
図20は第8の複合体からアニール処理によりストレス層、黒鉛基板及び炭化した接着層を除去した第9の複合体の断面図を示す。
図21はSiC複合基板の断面図を示す。
図22はSiC複合基板(ウェハ)の俯瞰図を示す。
図23はSiCエピタキシャル成長層のSiC多結晶成長層との界面に高濃度ドープ層を備える構造の断面図を示す。
図24はSiCエピタキシャル成長層上に変形例のストレス層を形成した第10の複合体の断面図を示す。
図25は第10の複合体の変形例のストレス層上に接着層を介して黒鉛基板を貼り合わせた第11の複合体の断面図を示す。
図26は黒鉛基板の両面に接着層を介して第10の複合体の変形例のストレス層をそれぞれ貼り付けた第12の複合体の断面図を示す。
図27は第12の複合体からアニール処理により黒鉛基板及び炭化した接着層を除去した第13の複合体の断面図を示す。
図28はショットキーバリアダイオードの断面図を示す。
図29はトレンチゲート型TMOSFETの断面図を示す。
図30はプレーナゲート型MOSFETの断面図を示す。
【0007】
[詳細な説明]
次に、図面を参照して、実施の形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。図面は模式的なものである。また、以下に示す実施の形態は、技術的思想を具体化するための装置及び方法を例示するものであって、部品の材質、形状、構造、配置等を特定するものではない。実施の形態は、種々の変更を加えることができる。
【0008】
(半導体基板の製造方法)
実施の形態に係る半導体基板の製造方法を説明する。図1は種基板となるSiC単結晶基板(SiCSB)11の断面図である。SiCには結晶学上の多形が存在するが、立方晶(3C)はβ-SiCと称され、それ以外の高温安定形はα-SiCと称されている。実施の形態のSiC単結晶基板11は、例えば、α-SiCの4H-SiC基板であり、その厚さは、例えば約300μmから600μm程度である。なお、図1において、[C]はSiCのC面であることを示し、[S]はSiCのSi面であることを示す。以下の図でも同様である。
【0009】
図2A及び図2Bは、SiC単結晶基板11として適用可能なSiCウェハ100の結晶面を説明する図である。図2Aの平面図には1次オリフラ(orientation flat)101及び2次オリフラ102が形成されたSiCウェハ100のSi面103が示されている。図2Bの[-1100]の方位から見た側面図では、上面に[0001]の方位のSi面103が形成され、下面に[000-1]の方位のC面104が形成されている。
【0010】
実施の形態で適用可能な4H-SiC結晶のユニットセルの模式的俯瞰構成は、図3Aに示すように表され、4H-SiC結晶の2層部分の模式的構成は、図3Bに示すように表され、4H-SiC結晶の4層部分の模式的構成は、図3Cに示すように表される。また、図3Aに示す4H-SiCの結晶構造のユニットセルを(0001)面の真上から見た模式的構成は、図4に示すように表される。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
ローム株式会社
通信装置
今日
ローム株式会社
半導体装置
今日
ローム株式会社
半導体装置
9日前
ローム株式会社
PWM回路
8日前
ローム株式会社
半導体装置
7日前
ローム株式会社
半導体装置
今日
ローム株式会社
スイッチ回路
1日前
ローム株式会社
半導体発光装置
今日
ローム株式会社
窒化物半導体装置
8日前
ローム株式会社
発光素子駆動回路
8日前
ローム株式会社
ランプ電圧生成回路
1日前
ローム株式会社
半導体装置、制御装置
8日前
ローム株式会社
サーマルプリントヘッド
8日前
ローム株式会社
半導体素子、半導体装置
今日
ローム株式会社
絶縁チップおよび半導体装置
今日
ローム株式会社
バッファ回路、半導体集積回路
1日前
ローム株式会社
信号伝達装置、電子機器、及び車両
今日
ローム株式会社
受信回路、半導体装置、及び通信システム
7日前
ローム株式会社
容量性D/AコンバータおよびA/Dコンバータ
8日前
ローム株式会社
通信システム、通信デバイス、及び通信インタフェース
1日前
ローム株式会社
半導体装置の製造方法、半導体ウエハおよび半導体装置
今日
ローム株式会社
半導体装置、半導体システム及びスイッチング電源装置
9日前
ローム株式会社
コントローラ回路、DC/DCコンバータおよび電子機器
8日前
ローム株式会社
コントローラ回路、DC/DCコンバータおよび電子機器
8日前
ローム株式会社
比較回路、半導体集積回路装置、及びスイッチング電源装置
今日
ローム株式会社
半導体集積回路装置、アナログ・フロント・エンド、及びセンサ
8日前
ローム株式会社
ゲート駆動回路、ゲート駆動装置、モータシステム、車両、及び消費電流低減方法
今日
三洋化成工業株式会社
軟磁性材料
15日前
太陽誘電株式会社
コイル部品
1日前
株式会社ヨコオ
同軸コネクタ
21日前
オムロン株式会社
電磁継電器
1日前
オムロン株式会社
電磁継電器
1日前
オムロン株式会社
電磁継電器
1日前
太陽誘電株式会社
コイル部品
1日前
古河電池株式会社
制御弁式鉛蓄電池
21日前
日本特殊陶業株式会社
保持装置
15日前
続きを見る
他の特許を見る