特許ウォッチ

公開番号2025010712
公報種別公開特許公報(A)
公開日2025-01-23
出願番号2023112849
出願日2023-07-10
発明の名称電源制御装置、スイッチング電源
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類H02M 3/155 20060101AFI20250116BHJP(電力の発電,変換,配電)
要約【課題】負荷に応じて高精度に制御状態を切り替える。
【解決手段】電源制御装置は、入力電圧から出力電圧を生成するスイッチング電源の出力段を制御する。電源制御装置は、前記出力電圧に応じた帰還電圧と所定の基準電圧との差分に応じて第1オン時間を設定するように構成される第1オン時間設定回路と、前記出力段の出力デューティに応じて第2オン時間を設定するように構成される第2オン時間設定回路と、前記第1オン時間及び前記第2オン時間の長い方を前記出力段のオン時間として所定のスイッチング周波数で前記出力段を駆動するように構成される制御駆動回路と、前記出力段に流れるインダクタ電流のゼロクロスを検出するように構成されるゼロクロス検出回路と、を備える。前記第2オン時間設定回路は、前記ゼロクロス検出回路の検出結果に応じて前記第2オン時間を調整する。
【選択図】図12
特許請求の範囲【請求項１】
入力電圧から出力電圧を生成するスイッチング電源の出力段を制御するように構成される電源制御装置であって、
前記出力電圧に応じた帰還電圧と所定の基準電圧との差分に応じて第１オン時間を設定するように構成される第１オン時間設定回路と、
前記出力段の出力デューティに応じて第２オン時間を設定するように構成される第２オン時間設定回路と、
前記第１オン時間及び前記第２オン時間の長い方を前記出力段のオン時間として所定のスイッチング周波数で前記出力段を駆動するように構成される制御駆動回路と、
前記出力段に流れるインダクタ電流のゼロクロスを検出するように構成されるゼロクロス検出回路と、
を備え、
前記第２オン時間設定回路は、前記ゼロクロス検出回路の検出結果に応じて前記第２オン時間を調整する、電源制御装置。
続きを表示（約 1,300 文字）【請求項２】
前記第２オン時間設定回路は、前記インダクタ電流のボトム値が０となるように前記第２オン時間を調整する、請求項１に記載の電源制御装置。
【請求項３】
前記制御駆動回路は、前記帰還電圧が上側閾値電圧を上回ってから前記インダクタ電流のゼロクロスが検出されたときに前記出力段の駆動を停止し、前記帰還電圧が下側閾値電圧を下回ったときに前記出力段の駆動を再開するように、前記出力段の間欠駆動を行う、請求項２に記載の電源制御装置。
【請求項４】
前記第２オン時間設定回路は、前記第２オン時間が前記第１オン時間よりも長いときには、前記間欠駆動の初回オン時に設定される検出区間で前記ゼロクロスが検出されれば前記第２オン時間を維持し、前記検出区間で前記ゼロクロスが検出されなければ前記第２オン時間を短縮する、請求項３に記載の電源制御装置。
【請求項５】
前記第２オン時間設定回路は、前記第２オン時間が前記第１オン時間よりも短いときには、前記ゼロクロスが検出されれば前記第２オン時間を延長し、前記ゼロクロスが検出されなければ前記第２オン時間を維持する、請求項４に記載の電源制御装置。
【請求項６】
前記第２オン時間設定回路は、
前記出力段の出力デューティに応じた参照電圧を生成するように構成される参照電圧生成回路と、
ランプ電圧を生成するように構成されるランプ電圧生成回路と、
前記参照電圧と前記ランプ電圧との交差タイミングを前記第２オン時間の終了タイミングとして設定するように構成されるコンパレータと、
を含み、
前記参照電圧生成回路は、前記第２オン時間を短縮するときに前記参照電圧を引き下げて、前記第２オン時間を延長するときに前記参照電圧を引き上げる、請求項５に記載の電源制御装置。
【請求項７】
前記参照電圧生成回路は、
前記出力段の出力デューティに応じた第１内部電圧を生成するように構成される第１内部電圧生成回路と、
前記第１内部電圧を第１内部電流に変換するように構成される第１抵抗と、
前記第１内部電流を第２内部電圧に変換するように構成される第２抵抗と、
前記第２内部電圧を前記参照電圧としてサンプル／ホールドするように構成されるサンプル／ホールド回路と、
前記ゼロクロス検出回路の検出結果に応じて前記第１抵抗の抵抗値を調整するように構成される調整回路と、
を含む、請求項６に記載の電源制御装置。
【請求項８】
前記参照電圧生成回路は、前記インダクタ電流のボトム値に応じて前記第２内部電圧にオフセットを付与する、請求項７に記載の電源制御装置。
【請求項９】
前記第２オン時間設定回路は、前記インダクタ電流のボトム値に応じて前記コンパレータの入力信号にオフセットを付与する、請求項７に記載の電源制御装置。
【請求項１０】
請求項１～９のいずれか一項に記載の電源制御装置と、
前記電源制御装置により制御される前記出力段と、
を備える、スイッチング電源。

発明の詳細な説明【技術分野】
【０００１】
本開示は、電源制御装置、及び、これを用いるスイッチング電源に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、負荷の重さに応じてスイッチング電源の出力段を連続駆動するか間欠駆動するかを切り替えるように構成された電源制御装置が提案されている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
特開２０２１－０４５０４６号公報
【０００５】
［概要］
しかしながら、従来の電源制御装置では、駆動切替制御について検討の余地があった。
【０００６】
例えば、本開示に係る電源制御装置は、入力電圧から出力電圧を生成するスイッチング電源の出力段を制御するように構成されるものであって、前記出力電圧に応じた帰還電圧と所定の基準電圧との差分に応じて第１オン時間を設定するように構成される第１オン時間設定回路と、前記出力段の出力デューティに応じて第２オン時間を設定するように構成される第２オン時間設定回路と、前記第１オン時間及び前記第２オン時間の長い方を前記出力段のオン時間として所定のスイッチング周波数で前記出力段を駆動するように構成される制御駆動回路と、前記出力段に流れるインダクタ電流のゼロクロスを検出するように構成されるゼロクロス検出回路と、を備え、前記第２オン時間設定回路は、前記ゼロクロス検出回路の検出結果に応じて前記第２オン時間を調整する。
【図面の簡単な説明】
【０００７】
図１は、スイッチング電源の第１実施形態を示す図である。
図２は、第１実施形態での軽負荷制御波形（間欠）を示す図である。
図３は、間欠駆動の制御フローを示す図である。
図４は、第１実施形態での軽負荷制御波形（連続）を示す図である。
図５は、第１実施形態での重負荷制御波形（連続）を示す図である。
図６は、第１条件下での軽負荷制御波形（間欠）を示す図である。
図７は、第１条件下での制御切替負荷波形を示す図である。
図８は、第２条件下での軽負荷制御波形（間欠）を示す図である。
図９は、第２条件下での制御切替負荷波形を示す図である。
図１０は、第３条件下での軽負荷制御波形（間欠）を示す図である。
図１１は、第４条件下での軽負荷制御波形（間欠）を示す図である。
図１２は、スイッチング電源の第２実施形態を示す図である。
図１３は、参照電圧生成回路の一構成例を示す図である。
図１４は、第２実施形態での軽負荷制御波形（間欠）を示す図である。
図１５は、第２実施形態での制御切替負荷波形を示す図である。
図１６は、第２オン時間設定回路の変形例を示す図である。
【０００８】
［詳細な説明］
＜スイッチング電源（第１実施形態）＞
図１は、スイッチング電源の第１実施形態（＝後出の第２実施形態と対比される比較例に相当）を示す図である。本実施形態のスイッチング電源Ａは、入力電圧Ｖｉから所望の出力電圧Ｖｏを生成して不図示の負荷に供給する。本図に即して述べると、スイッチング電源Ａは、電源制御装置１と、出力段２と、を備える。
【０００９】
電源制御装置１は、スイッチング電源Ａの制御主体として出力段２を制御する半導体装置（いわゆる電源制御ＩＣ［integrated circuit］）である。
【００１０】
出力段２は、電源制御装置１により制御される。出力段２は、入力電圧Ｖｉから矩形波状のスイッチ電圧ＳＷを生成する。出力段２は、スイッチ電圧ＳＷを整流及び平滑して出力電圧Ｖｏを生成する。
（【００１１】以降は省略されています）

関連特許