特許ウォッチ

公開番号2025001914
公報種別公開特許公報(A)
公開日2025-01-09
出願番号2023101692
出願日2023-06-21
発明の名称単結晶SiCエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイス
出願人株式会社サイコックス
代理人個人,個人,個人,個人
主分類C30B 29/36 20060101AFI20241226BHJP(結晶成長)
要約【課題】欠陥が少ないエピタキシャル成長面を持つ高品質なエピタキシャル膜を有する単結晶SiCエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイスを提供する。
【解決手段】多結晶SiC基板と単結晶SiC膜を備える貼合せ基板の前記単結晶SiC膜の成膜対象面に、還元ガス雰囲気下において保持された成膜温度で単結晶SiCエピタキシャル成長膜を成膜する成膜工程と、前記成膜工程の前に、前記貼合せ基板を前記還元ガス雰囲気下とするために還元ガスを導入する還元ガス導入工程と、を含み、前記成膜温度は1500℃未満であり、前記還元ガスにより前記単結晶SiC膜の前記成膜対象面がエッチングされるエッチング量は0.1μm以下である、単結晶SiCエピタキシャル成長膜の成膜方法。
【選択図】図1
特許請求の範囲【請求項１】
多結晶ＳｉＣ基板と単結晶ＳｉＣ膜を備える貼合せ基板の前記単結晶ＳｉＣ膜の成膜対象面に、還元ガス雰囲気下において保持された成膜温度で単結晶ＳｉＣエピタキシャル成長膜を成膜する成膜工程と、
前記成膜工程の前に、前記貼合せ基板を前記還元ガス雰囲気下とするために還元ガスを導入する還元ガス導入工程と、
を含み、
前記成膜温度は１５００℃未満であり、
前記還元ガスにより前記単結晶ＳｉＣ膜の前記成膜対象面がエッチングされるエッチング量は０．１μｍ以下である、単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
続きを表示（約 1,100 文字）【請求項２】
前記還元ガス導入工程では、雰囲気温度が前記成膜温度である場合に前記還元ガスの導入を開始する、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
【請求項３】
前記還元ガス導入工程では、前記成膜温度よりも低い雰囲気温度を９０秒以下保持する、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
【請求項４】
前記還元ガス導入工程では、前記還元ガスの導入を開始する導入開始温度が前記成膜温度よりも低く、前記導入開始温度から前記成膜温度まで雰囲気温度が単調増加するように昇温させる、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
【請求項５】
前記還元ガス導入工程では、雰囲気温度を前記成膜温度まで昇温させ、前記成膜温度まで昇温後に当該成膜温度を保持する、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
【請求項６】
前記還元ガスによりエッチングされる前記単結晶ＳｉＣ膜の前記成膜対象面は、ＣＭＰ研磨された表面である、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
【請求項７】
前記還元ガス導入工程の前に、前記単結晶ＳｉＣ膜の表面をＣＭＰ研磨して前記成膜対象面を得るＣＭＰ研磨工程を含み、前記ＣＭＰ研磨により０．３μｍ以下の厚さを研磨する、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
【請求項８】
前記成膜温度は、前記単結晶ＳｉＣエピタキシャル成長膜の成膜速度を１０μｍ／ｈとする温度以上である、請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法。
【請求項９】
請求項１に記載の単結晶ＳｉＣエピタキシャル成長膜の成膜方法により得られる、順に、多結晶ＳｉＣ基板と、単結晶ＳｉＣ膜と、単結晶ＳｉＣエピタキシャル成長膜が積層する複合基板の前記単結晶ＳｉＣエピタキシャル成長膜に、半導体素子の構成要素を形成する工程を含む、半導体デバイスの製造方法。
【請求項１０】
順に、多結晶ＳｉＣ基板と、単結晶ＳｉＣ膜と、単結晶ＳｉＣエピタキシャル成長膜が積層する複合基板であって、
前記単結晶ＳｉＣ膜は、ダメージ領域が除去された膜であり、
前記複合基板の積層方向における前記単結晶ＳｉＣ膜の厚みは１μｍ以下であり、
前記単結晶ＳｉＣエピタキシャル成長膜の主面の欠陥密度は１個／ｃｍ
２
以下である、複合基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、単結晶ＳｉＣエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイスに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
多結晶ＳｉＣ（炭化ケイ素）などの支持基板上に単結晶ＳｉＣ薄膜を備えるＳｉＣ貼合せ基板を得る方法として、単結晶ＳｉＣ基板の表面から水素イオンを注入して水素イオン注入層を形成し、水素イオン注入層が形成された単結晶ＳｉＣ基板の表面に単結晶ＳｉＣとは異なる材料からなる支持基板を接合したのちに水素イオン注入層で単結晶ＳｉＣ基板を剥離する技術がある。このような技術により得られたＳｉＣ貼合せ基板の単結晶ＳｉＣ薄膜の表面に対して研磨や水素エッチングなどを行なった後に、この単結晶ＳｉＣ薄膜の表面にＳｉＣをエピタキシャル成長させることが知られている。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－１４６６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳｉＣ貼合せ基板の単結晶ＳｉＣ薄膜上にＳｉＣをエピタキシャル成長させる際の温度条件については、ＳｉＣ貼合せ基板ではない単結晶ＳｉＣ基板上へのＳｉＣのエピタキシャル成長と同様に１５００℃～１６００℃程度とすることで、エピタキシャル成長層の成長速度を速くすることができる。ＳｉＣ貼合せ基板の単結晶ＳｉＣ薄膜上またはＳｉＣ貼合せ基板ではない単結晶ＳｉＣ基板上にＳｉＣのエピタキシャル成長を行なう前には、エピタキシャル成長させる表面のＣＭＰ研磨（化学機械的研磨：Ｃｈｅｍｏ－ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）や水素エッチングなどを行なって、その表面を平滑化して表面粗さを小さくしている。
【０００５】
しかしながら、このように化学的な研磨やエッチングにより表面上は欠陥がないように表面を平滑化しても、表面には目に見えない潜傷などが残っており、特に高い成長速度でのＳｉＣのエピタキシャル成長を行なう場合は成膜したエピタキシャル成長層の表面欠陥が多くなってしまう、という課題がある。また、特にＳｉＣ貼合せ基板の単結晶ＳｉＣ薄膜上にＳｉＣをエピタキシャル成長させようとする場合、エピタキシャル成長を開始する前のＣＭＰ研磨や水素エッチングを強く行なってしまうと支持基板上に貼り合わせた単結晶ＳｉＣ薄膜が消失してしまい、必要なエピタキシャル成長層を得ることができない、という課題がある。
【０００６】
以下に説明する各実施の形態は、これらの課題を解決するためになされたものであり、欠陥が少ないエピタキシャル成長面を持つ高品質なエピタキシャル膜を有する単結晶ＳｉＣエピタキシャル成長膜の成膜方法、半導体デバイスの製造方法、複合基板および半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明の単結晶ＳｉＣエピタキシャル成長膜の成膜方法は、多結晶ＳｉＣ基板と単結晶ＳｉＣ膜を備える貼合せ基板の前記単結晶ＳｉＣ膜の成膜対象面に、還元ガス雰囲気下において保持された成膜温度で単結晶ＳｉＣエピタキシャル成長膜を成膜する成膜工程と、前記成膜工程の前に、前記貼合せ基板を前記還元ガス雰囲気下とするために還元ガスを導入する還元ガス導入工程と、を含み、前記成膜温度は１５００℃未満であり、前記還元ガスにより前記単結晶ＳｉＣ膜の前記成膜対象面がエッチングされるエッチング量は０．１μｍ以下である。
【０００８】
また、上記の課題を解決するため、本発明の半導体デバイスの製造方法は、上記本発明の単結晶ＳｉＣエピタキシャル成長膜の成膜方法により得られる、順に、多結晶ＳｉＣ基板と、単結晶ＳｉＣ膜と、単結晶ＳｉＣエピタキシャル成長膜が積層する複合基板の前記単結晶ＳｉＣエピタキシャル成長膜に、半導体素子の構成要素を形成する工程を含む。
【０００９】
また、上記の課題を解決するため、本発明の複合基板は、順に、多結晶ＳｉＣ基板と、単結晶ＳｉＣ膜と、単結晶ＳｉＣエピタキシャル成長膜が積層する複合基板であって、前記単結晶ＳｉＣ膜は、ダメージ領域が除去された膜であり、前記複合基板の積層方向における前記単結晶ＳｉＣ膜の厚みは１μｍ以下であり、前記単結晶ＳｉＣエピタキシャル成長膜の主面の欠陥密度は１個／ｃｍ
２
以下である。
【００１０】
また、上記の課題を解決するため、本発明の半導体デバイスは、上記本発明の複合基板を用いた半導体デバイスである。
【発明の効果】
（【００１１】以降は省略されています）

関連特許