特許ウォッチ

公開番号2024178723
公報種別公開特許公報(A)
公開日2024-12-25
出願番号2023097092
出願日2023-06-13
発明の名称半導体素子および半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 21/60 20060101AFI20241218BHJP(基本的電気素子)
要約【課題】電極端子の接続状態のばらつきを低減すること。
【解決手段】半導体素子30は、素子表面31と、素子表面31に形成された第1電極44Aおよび第2電極44Bと、第1電極44Aに接する複数の第1電極端子50と、第2電極44Bに接する複数の第2電極端子60と、複数の第1電極端子50が配置された第1領域31Aと、複数の第2電極端子60が配置された第2領域31Bと、を備える。第2領域31Bにおける単位面積当たりの第2電極端子60の数は、第1領域31Aにおける単位面積当たりの第1電極端子50の数よりも少ない。平面視において第2電極端子60の面積は、第1電極端子50の面積よりも大きい。
【選択図】図5
特許請求の範囲【請求項１】
素子表面と、前記素子表面とは反対側を向く素子裏面と、
前記素子表面に形成された第１電極および第２電極と、
前記第１電極に接する複数の第１電極端子と、
前記第２電極に接する複数の第２電極端子と、
複数の前記第１電極端子が配置された第１領域と、
複数の前記第２電極端子が配置された第２領域と、
を備え、
前記第２領域における単位面積当たりの前記第２電極端子の数は、前記第１領域における単位面積当たりの前記第１電極端子の数よりも少なく、
前記素子表面に対して垂直な方向である厚さ方向から視て、前記第２電極端子の面積は、前記第１電極端子の面積よりも大きい
半導体素子。
続きを表示（約 1,200 文字）【請求項２】
前記第１領域は、互いに直列接続された第１トランジスタおよび第２トランジスタが形成された領域であり、
前記第２領域は、前記第１トランジスタおよび前記第２トランジスタを制御する制御回路が形成された領域であり、
前記複数の第１電極端子は、前記第１トランジスタおよび前記第２トランジスタと電気的に接続されており、
前記複数の第２電極端子は、前記制御回路に電気的に接続されている
請求項１に記載の半導体素子。
【請求項３】
前記厚さ方向から視た前記第２電極端子の形状は、前記厚さ方向から視た前記第１電極端子の形状とは異なり、
前記厚さ方向から視た前記第１電極端子の形状は、円形状である
請求項１に記載の半導体素子。
【請求項４】
前記厚さ方向から視た前記第２電極端子の形状は、矩形状である
請求項３に記載の半導体素子。
【請求項５】
前記第１電極端子は、前記第１電極と接する第１シード層と、前記第１シード層に積層された第１めっき層と、を含み、
前記第２電極端子は、前記第２電極と接する第２シード層と、前記第２シード層に積層された第２めっき層と、を含む
請求項１に記載の半導体素子。
【請求項６】
前記第１シード層の厚さと前記第２シード層との厚さは互いに等しい
請求項５に記載の半導体素子。
【請求項７】
素子表面と、前記素子表面とは反対側を向く素子裏面と、
前記素子表面に形成された第１電極および第２電極と、
前記第１電極に接する複数の第１電極端子と、
前記第２電極に接する複数の第２電極端子と、
複数の前記第１電極端子が配置された第１領域と、
複数の前記第２電極端子が配置された第２領域と、
を備え、
前記第２領域における単位面積当たりの前記第２電極端子の数は、前記第１領域における単位面積当たりの前記第１電極端子の数よりも少なく、
前記第２領域には、ダミー端子が設けられている
半導体素子。
【請求項８】
前記ダミー端子は、前記第１電極端子よりも前記第２電極端子寄りに配置されている
請求項７に記載の半導体素子。
【請求項９】
前記半導体素子の厚さ方向から視て前記第２電極端子は、前記第１電極端子に対して第１方向に離隔して配置されており、
前記素子表面のうち前記第２領域に形成された第３電極をさらに備え、
前記第３電極は、前記第１電極と前記第２電極との前記第１方向の間における前記第２電極寄りに設けられ、
前記ダミー端子は、前記第３電極に接している
請求項７に記載の半導体素子。
【請求項１０】
前記ダミー端子の高さ寸法は、前記第２電極端子の高さ寸法よりも小さい
請求項７に記載の半導体素子。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体素子および半導体装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１は、半導体素子が配線部にフリップチップボンディングによって互いに接合された半導体素子および配線部と、半導体素子および配線部を封止する封止樹脂と、を備える半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１６１１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体素子は、配線部に接合されることによって配線部と電気的に接続される複数の電極端子を含む。複数の電極端子の高さ寸法がばらつくと、複数の電極端子と配線部との電気的な接続状態がばらつくため、半導体装置の電気的な特性がばらつくおそれがある。
【課題を解決するための手段】
【０００５】
本開示の一態様による半導体素子は、素子表面と、前記素子表面とは反対側を向く素子裏面と、前記素子表面に形成された第１電極および第２電極と、前記第１電極に接する複数の第１電極端子と、前記第２電極に接する複数の第２電極端子と、複数の前記第１電極端子が配置された第１領域と、複数の前記第２電極端子が配置された第２領域と、を備え、前記第２領域における単位面積当たりの前記第２電極端子の数は、前記第１領域における単位面積当たりの前記第１電極端子の数よりも少なく、前記素子表面に対して垂直な方向である厚さ方向から視て、前記第２電極端子の面積は、前記第１電極端子の面積よりも大きい。
【０００６】
本開示の一態様による半導体素子は、素子表面と、前記素子表面とは反対側を向く素子裏面と、前記素子表面に形成された第１電極および第２電極と、前記第１電極に接する複数の第１電極端子と、前記第２電極に接する複数の第２電極端子と、複数の前記第１電極端子が配置された第１領域と、複数の前記第２電極端子が配置された第２領域と、を備え、前記第２領域における単位面積当たりの前記第２電極端子の数は、前記第１領域における単位面積当たりの前記第１電極端子の数よりも少なく、前記第２領域には、ダミー端子が設けられている。
【０００７】
本開示の一態様による半導体装置は、前記基板表面に複数の第１表面配線および複数の第２表面配線が形成された基板と、前記複数の第１表面配線および前記複数の第２表面配線の双方に実装された上記半導体素子と、前記半導体素子を封止する封止樹脂と、を備え、前記複数の第１電極端子は、前記複数の第１表面配線に個別に電気的に接続され、前記複数の第２電極端子は、前記複数の第２表面配線に個別に電気的に接続されている。
【０００８】
本開示の一態様による半導体装置は、複数の第１リードおよび複数の第２リードと、前記複数の第１リードおよび前記複数の第２リードの双方に実装された上記半導体素子と、前記半導体素子を封止する封止樹脂と、を備え、前記複数の第１電極端子は、前記複数の第１リードに個別に電気的に接続され、前記複数の第２電極端子は、前記複数の第２リードに個別に電気的に接続されている。
【発明の効果】
【０００９】
本開示の一態様による半導体素子および半導体装置によれば、電極端子の接続状態のばらつきを低減することができる。
【図面の簡単な説明】
【００１０】
図１は、第１実施形態の半導体装置の概略斜視図である。
図２は、図１の半導体装置の内部構造を示す概略平面図である。
図３は、図２の半導体装置から半導体素子の一部を省略した状態の概略平面図である。
図４は、図１の半導体装置の概略裏面図である。
図５は、半導体素子の概略平面図である。
図６は、図５のＦ６－Ｆ６線で半導体素子を切断した概略断面図である。
図７は、図２のＦ７－Ｆ７線で半導体装置を切断した概略断面図である。
図８は、図７の第１電極端子およびその周辺を拡大した概略断面図である。
図９は、図７の第２電極端子およびその周辺を拡大した概略断面図である。
図１０は、比較例の半導体素子の概略平面図である。
図１１は、図１０のＦ１１－Ｆ１１線で半導体素子を切断した概略断面図である。
図１２は、図１１の半導体素子を備える比較例の半導体装置の概略断面図である。
図１３は、第２実施形態の半導体装置について、半導体素子の概略平面図である。
図１４は、図１３のＦ１４－Ｆ１４線で半導体素子を切断した概略断面図である。
図１５は、半導体装置の概略断面図である。
図１６は、図１５のダミー端子およびその周辺を拡大した概略断面図である。
図１７は、第３実施形態の半導体装置について、半導体素子の概略平面図である。
図１８は、図１７のＦ１８－Ｆ１８線で半導体素子を切断した概略断面図である。
図１９は、変更例の半導体装置について、半導体素子の概略平面図である。
図２０は、変更例の半導体装置について、半導体素子の概略平面図である。
図２１は、変更例の半導体装置について、半導体素子の概略平面図である。
図２２は、変更例の半導体装置について、半導体素子の概略平面図である。
図２３は、変更例の半導体装置について、半導体素子の概略平面図である。
図２４は、変更例の半導体装置について、当該半導体装置から半導体素子の一部を省略した状態の概略平面図である。
図２５は、変更例の半導体装置の概略断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許