特許ウォッチ

公開番号2024167948
公報種別公開特許公報(A)
公開日2024-12-05
出願番号2023084287
出願日2023-05-23
発明の名称データ通信システム、送信回路及び表示装置
出願人ローム株式会社
代理人弁理士法人レクスト国際特許事務所
主分類H04L 7/033 20060101AFI20241128BHJP(電気通信技術)
要約【目的】通信効率の高いデータ通信システム、送信回路、データ通信システムを含む表示装置を提供することを目的とする。
【構成】本発明は、N(Nは2以上の整数)ビットからなる情報データ片を受け、この情報データ片で表される値に1を加算して得られた値を表す第1～第Nのビットからなるシリアル形態の変換情報データ片を生成するエンコーダを含み、当該変換情報データ片を含む情報データ信号を送信する送信回路と、送信回路から送信された情報データ信号を受け情報データ信号の立ち上がりエッジ又は立下りエッジに位相同期したクロック信号を生成するPLL回路、及びこの情報データ信号に含まれる変換情報データ片で表される値から1を減算することで情報データ片を復元するデコーダを含む受信回路と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
Ｎ（Ｎは２以上の整数）ビットからなる情報データ片を受け、前記情報データ片で表される値に１を加算して得られた値を表す第１～第Ｎのビットからなるシリアル形態の変換情報データ片を生成するエンコーダを含み、前記変換情報データ片を含む情報データ信号を送信する送信回路と、
前記情報データ信号を受け前記情報データ信号の立ち上がりエッジ又は立下りエッジに位相同期したクロック信号を生成するＰＬＬ回路、及び前記情報データ信号を受け前記情報データ信号に含まれる前記変換情報データ片で表される値から１を減算することで前記情報データ片を復元するデコーダを含む受信回路と、を有することを特徴とするデータ通信システム。
続きを表示（約 1,900 文字）【請求項２】
前記情報データ片は、前記Ｎビットが全て論理レベル０となるデータパターンから前記Ｎビットが全て論理レベル１となるデータパターンの範囲のうちで、前記Ｎビットが全て論理レベル１となるデータパターン、及び最下位ビットのみが論理レベル０となるデータパターンを除くデータパターンからなることを特徴とする請求項１に記載のデータ通信システム。
【請求項３】
Ｎ（Ｎは２以上の整数）ビットからなる情報データ片を受け、前記情報データ片で表される値から１を減算して得られた値を表す第１～第Ｎのビットからなるシリアル形態の変換情報データ片を生成するエンコーダを含み、前記変換情報データ片を含む情報データ信号を送信する送信回路と、
前記情報データ信号を受け前記情報データ信号の立ち上がりエッジ又は立下りエッジに位相同期したクロック信号を生成するＰＬＬ回路、及び前記情報データ信号を受け前記情報データ信号に含まれる前記変換情報データ片で表される値に１を加算することで前記情報データ片を復元するデコーダを含む受信回路と、を有することを特徴とするデータ通信システム。
【請求項４】
前記情報データ片は、前記Ｎビットが全て論理レベル０となるデータパターンから前記Ｎビットが全て論理レベル１となるデータパターンの範囲のうちで、前記Ｎビットが全て論理レベル０となるデータパターン、及び最下位ビットのみが論理レベル１となるデータパターンを除くデータパターンからなることを特徴とする請求項３に記載のデータ通信システム。
【請求項５】
Ｎ（Ｎは２以上の整数）ビットからなる情報データ片を受け、前記情報データ片で表される値に１を加算又は減算して得られた値を表す第１～第Ｎのビットからなるシリアル形態の変換情報データ片を生成するエンコーダと、
前記変換情報データ片を含む情報データ信号を送信する送信アンプと、を含み、
前記情報データ片は、前記Ｎビットが全て論理レベル０となるデータパターンから前記Ｎビットが全て論理レベル１となるデータパターンの範囲のうちで、前記Ｎビットが全て論理レベル１となるデータパターン及び最下位ビットのみが論理レベル０となるデータパターン、又は、前記Ｎビットが全て論理レベル０となるデータパターン及び最下位ビットのみが論理レベル１となるデータパターンを除くデータパターンからなることを特徴とする送信回路。
【請求項６】
複数の表示セルが夫々に接続されているｎ（ｎは２以上の整数）本のデータ線を有する表示パネルと、
前記表示パネルを駆動するデータドライバと、
映像信号に基づく前記表示セル各々の輝度レベルをＫ（Ｋは２以上の整数）ビットで表す表示データ片の各々に対して色深度を拡張する色深度拡張処理を施したＮ（ＮはＫより大きい整数）ビットの情報データ片の各々に対して、前記情報データ片で表される値に１を加算することで得た値を、第１～第Ｎのビットのシリアルビットの形態で表す変換情報データ片の系列として生成するエンコーダを含み、前記変換情報データ片の系列を含む情報データ信号を前記データドライバに送信する送信回路を有するタイミングコントローラと、を含み、
前記データドライバは、
前記情報データ信号を受け前記情報データ信号の立ち上がりエッジ又は立下りエッジに位相同期したクロック信号を生成するＰＬＬ回路、及び前記情報データ信号を受け前記情報データ信号に含まれる前記変換情報データ片の各々に対して前記変換情報データ片で表される値から１を減算することで前記情報データ片の系列を復元するデコーダを含む受信回路と、
前記クロック信号に応じて前記情報データ片の系列中のｎ個の情報データ片を取り込んで出力するデータ取込部と、
前記データ取込部から出力された前記ｎ個の情報データ片の各々をアナログの電圧値を有するｎ個の階調電圧に変換する階調電圧生成部と、
前記ｎ個の階調電圧を夫々増幅したｎ個の駆動電圧を前記表示パネルの前記ｎ本のデータ線に供給する出力部と、を有することを表示装置。
【請求項７】
前記情報データ片は、前記Ｎビットが全て論理レベル０となるデータパターンから前記Ｎビットが全て論理レベル１となるデータパターンの範囲のうちで、前記Ｎビットが全て論理レベル１となるデータパターン、及び最下位ビットのみが論理レベル０となるデータパターンを除くデータパターンからなることを特徴とする請求項６に記載の表示装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、データブロック毎にデジタルデータの送信及び受信を行うデータ通信システム、送信回路及び当該データ通信システムを含む表示装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
表示装置としての液晶表示装置は、複数のゲート線及び複数のデータ線が交叉して配置されており各ゲート線とデータ線との交叉部に画素が形成されている表示パネルと、表示パネルを駆動する駆動回路と、を備える（例えば、特許文献１参照）。駆動回路は、複数のゲート線を駆動するためのゲートドライバと、複数のデータ線を駆動するためのソースドライバと、これらゲートドライバ及びソースドライバを制御するためのタイミングコントローラと、を含む。タイミングコントローラは、映像信号を受け、当該映像信号に基づく映像データのビット系列に、水平及び垂直同期信号やクロックビット等の制御信号を付加したシリアル形態の映像データ信号をソースドライバに送信する。
【０００３】
かかる映像データ信号を受信したソースドライバは、この映像データ信号からクロックビットを抽出し、ＰＬＬ（Ｐｈａｓｅｌｏｃｋｅｄｌｏｏｐ）回路によって当該クロックビットに位相同期した内部クロック信号を生成する。そして、ソースドライバは、受信した映像データ信号に含まれる映像データビットの系列を、上記した内部クロック信号に同期して取り込み、取り込んだ映像データビットの系列を各画素単位でアナログのデータ電圧に変換して表示パネルの複数のデータ線に供給する。
【先行技術文献】
【特許文献】
【０００４】
特開２０１３－２３１９３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
よって、特許文献１に記載の液晶表示装置では、タイミングコントローラが映像データ信号をソースドライバに送信するにあたり、当該映像データ信号にクロックビットを付加しているので、このクロックビットの分だけ通信効率が低くなるという問題があった。
【０００６】
そこで、本発明は、通信効率の高いデータ通信システム、送信回路、データ通信システムを含む表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るデータ通信システムは、Ｎ（Ｎは２以上の整数）ビットからなる情報データ片を受け、前記情報データ片で表される値に１を加算して得られた値を表す第１～第Ｎのビットからなるシリアル形態の変換情報データ片を生成するエンコーダを含み、前記変換情報データ片を含む情報データ信号を送信する送信回路と、前記情報データ信号を受け前記情報データ信号の立ち上がりエッジ又は立下りエッジに位相同期したクロック信号を生成するＰＬＬ回路、及び前記情報データ信号を受け前記情報データ信号に含まれる前記変換情報データ片で表される値から１を減算することで前記情報データ片を復元するデコーダを含む受信回路と、を有する。
【０００８】
また、本発明に係るデータ通信システムは、Ｎ（Ｎは２以上の整数）ビットからなる情報データ片を受け、前記情報データ片で表される値から１を減算して得られた値を表す第１～第Ｎのビットからなるシリアル形態の変換情報データ片を生成するエンコーダを含み、前記変換情報データ片を含む情報データ信号を送信する送信回路と、前記情報データ信号を受け前記情報データ信号の立ち上がりエッジ又は立下りエッジに位相同期したクロック信号を生成するＰＬＬ回路、及び前記情報データ信号を受け前記情報データ信号に含まれる前記変換情報データ片で表される値に１を加算することで前記情報データ片を復元するデコーダを含む受信回路と、を有する。
【０００９】
本発明に係る送信回路は、Ｎ（Ｎは２以上の整数）ビットからなる情報データ片を受け、前記情報データ片で表される値に１を加算又は減算して得られた値を表す第１～第Ｎのビットからなるシリアル形態の変換情報データ片を生成するエンコーダと、前記変換情報データ片を含む情報データ信号を送信する送信アンプと、を含み、前記情報データ片は、前記Ｎビットが全て論理レベル０となるデータパターンから前記Ｎビットが全て論理レベル１となるデータパターンの範囲のうちで、前記Ｎビットが全て論理レベル１となるデータパターン及び最下位ビットのみが論理レベル０となるデータパターン、又は、前記Ｎビットが全て論理レベル０となるデータパターン及び最下位ビットのみが論理レベル１となるデータパターンを除くデータパターンからなることを特徴とする。
【００１０】
本発明に係る表示装置は、複数の表示セルが夫々に接続されているｎ（ｎは２以上の整数）本のデータ線を有する表示パネルと、前記表示パネルを駆動するデータドライバと、映像信号に基づく前記表示セル各々の輝度レベルをＫ（Ｋは２以上の整数）ビットで表す表示データ片の各々に対して色深度を拡張する色深度拡張処理を施したＮ（ＮはＫより大きい整数）ビットの情報データ片の各々に対して、前記情報データ片で表される値に１を加算することで得た値を、第１～第Ｎのビットのシリアルビットの形態で表す変換情報データ片の系列として生成するエンコーダを含み、前記変換情報データ片の系列を含む情報データ信号を前記データドライバに送信する送信回路を有するタイミングコントローラと、を含み、前記データドライバは、前記情報データ信号を受け前記情報データ信号の立ち上がりエッジ又は立下りエッジに位相同期したクロック信号を生成するＰＬＬ回路、及び前記情報データ信号を受け前記情報データ信号に含まれる前記変換情報データ片の各々に対して前記変換情報データ片で表される値から１を減算することで前記情報データ片の系列を復元するデコーダを含む受信回路と、前記クロック信号に応じて前記情報データ片の系列中のｎ個の情報データ片を取り込んで出力するデータ取込部と、前記データ取込部から出力された前記ｎ個の情報データ片の各々をアナログの電圧値を有するｎ個の階調電圧に変換する階調電圧生成部と、前記ｎ個の階調電圧を夫々増幅したｎ個の駆動電圧を前記表示パネルの前記ｎ本のデータ線に供給する出力部と、を有する。
【発明の効果】
（【００１１】以降は省略されています）

関連特許