特許ウォッチ

公開番号2024157115
公報種別公開特許公報(A)
公開日2024-11-07
出願番号2023071252
出願日2023-04-25
発明の名称制御装置,制御方法および分散処理システム
出願人富士通株式会社
代理人弁理士法人真田特許事務所,個人
主分類G06F 9/50 20060101AFI20241030BHJP(計算;計数)
要約【課題】プログラマブルロジック回路の処理効率を向上させる。
【解決手段】制御装置4は、1以上のプログラマブルロジック回路7の各々が備える書き換え可能な回路領域70に設定された回路によって実行される複数の処理について、処理間の負荷の不均衡を検出した場合、回路デザインの合成が完了済み且つ配置配線が決定済みである回路ロジックのテンプレート5を複数記憶する記憶領域40から、予め設定された条件を満たす第1テンプレート5を読み出し、1以上の前記回路領域70のうちの前記条件を満たす第1回路領域70に、読み出した前記第1テンプレート5を書き込むことで、前記第1テンプレート5の回路ロジックが実現する第1処理を前記第1回路領域70に設定する。
【選択図】図3
特許請求の範囲【請求項１】
１以上のプログラマブルロジック回路の各々が備える書き換え可能な回路領域に設定された回路によって実行される複数の処理について、処理間の負荷の不均衡を検出した場合、回路デザインの合成が完了済み且つ配置配線が決定済みである回路ロジックのテンプレートを複数記憶する記憶領域から、予め設定された条件を満たす第１テンプレートを読み出し、
１以上の前記回路領域のうちの前記条件を満たす第１回路領域に、読み出した前記第１テンプレートを書き込むことで、前記第１テンプレートの回路ロジックが実現する第１処理を前記第１回路領域に設定する、
制御部を備える、制御装置。
続きを表示（約 1,400 文字）【請求項２】
前記条件は、負荷が増加傾向にある第１処理を、負荷が第１閾値以下である第２処理を実行する前記第１回路領域に書き込むことを示す条件である、
請求項１に記載の制御装置。
【請求項３】
前記制御部は、前記複数の処理を実行する複数の論理回路の各々のネットワーク転送量に基づき、前記複数の処理の各々の負荷を算出する、
請求項１又は請求項２に記載の制御装置。
【請求項４】
前記制御部は、新たなテンプレートの登録要求の受信に応じて、前記新たなテンプレートを前記記憶領域に登録する、
請求項１又は請求項２に記載の制御装置。
【請求項５】
前記制御部は、
情報処理装置から発行された、前記１以上のプログラマブルロジック回路に対する処理要求を取得し、
前記複数のテンプレートの回路ロジックが実現する処理と、前記１以上のプログラマブルロジック回路の各々で動作する処理に対応するテンプレートとを管理する情報に基づき、前記処理要求で要求される処理を実現するテンプレートが動作するプログラマブルロジック回路に、前記処理要求を送信する、
請求項１又は請求項２に記載の制御装置。
【請求項６】
前記条件は、前記不均衡の検出条件と、書込対象のテンプレートと、前記書込対象のテンプレートの書込先の回路領域と、の少なくとも１つを定義し、
前記制御部は、
複数の前記条件を管理する情報から、前記複数の処理の各々の負荷が前記検出条件に合致する前記条件を特定し、
特定した前記条件を満たす前記第１テンプレート及び前記第１回路領域を特定する、
請求項１又は請求項２に記載の制御装置。
【請求項７】
１以上のプログラマブルロジック回路の各々が備える書き換え可能な回路領域に設定された回路によって実行される複数の処理について、処理間の負荷の不均衡を検出した場合、回路デザインの合成が完了済み且つ配置配線が決定済みである回路ロジックのテンプレートを複数記憶する記憶領域から、予め設定された条件を満たす第１テンプレートを読み出し、
１以上の前記回路領域のうちの前記条件を満たす第１回路領域に、読み出した前記第１テンプレートを書き込むことで、前記第１テンプレートの回路ロジックが実現する第１処理を前記第１回路領域に設定する、
処理をコンピュータが実行する、制御方法。
【請求項８】
１以上のプログラマブルロジック回路と、
制御装置と、を備え、
前記制御装置は、
前記１以上のプログラマブルロジック回路の各々が備える書き換え可能な回路領域に設定された回路によって実行される複数の処理について、処理間の負荷の不均衡を検出した場合、回路デザインの合成が完了済み且つ配置配線が決定済みである回路ロジックのテンプレートを複数記憶する記憶領域から、予め設定された条件を満たす第１テンプレートを読み出し、
１以上の前記回路領域のうちの前記条件を満たす第１回路領域に、読み出した前記第１テンプレートを書き込むことで、前記第１テンプレートの回路ロジックが実現する第１処理を前記第１回路領域に設定する、制御部を備える、
分散処理システム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、制御装置，制御方法および分散処理システムに関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
近年、ＣＰＵ（Central Processing Unit）等の半導体の性能向上が鈍化しており、半導体の高性能化によるコンピュータの性能向上は限界に近付いている。
【０００３】
一方、ＡＩ（Artificial Intelligence）技術やＩｏＴ（Internet of Things）等の発展により処理対象のデータ数が増加しており、コンピュータが実行するアプリケーションには、これまで以上の処理速度及び処理量でタスクを実行することが期待される。
【０００４】
アプリケーションの高速化を図る手法の１つとして、ドメイン指向型のアーキテクチャを利用したシステム（以下、「ドメイン指向型システム」と表記する）が挙げられる。ドメイン指向型のアーキテクチャは、適用するアプリケーション領域を絞り、その領域の特性に合わせてハードウェア及びソフトウェアを最適化することで、サーバの性能及び運用性を向上させるアプローチである。
【０００５】
ドメイン指向型システムでは、特定の分野における特定の計算に特化したアクセラレータと呼ばれるＡＳＩＣ（Application Specific Integrated Circuit）が利用される。ＡＳＩＣは専用のハードウェアとして製造されるため、利用用途が特定の用途に制限される。これは、ビジネス的に成り立つ見込みのあるアプリケーションでなければ、設計及び製造のコストの観点で、ドメイン指向型システムの適用が困難であることを意味する。
【０００６】
アプリケーションへのドメイン指向型システムの適用を容易とするために、書き換え可能なＡＳＩＣとしてＦＰＧＡ（Field-Programmable Gate Array）が注目されている。ＦＰＧＡは、ＰＬＤ（Programmable Logic Device）の一例である。ＰＬＤはプログラマブルロジック回路と称されてもよい。
【０００７】
ＦＰＧＡは、回路ロジックが書き込まれる回路領域を備え、リコンフィギャラブル機能により回路領域の回路ロジックの書き換えが可能である。回路ロジックは、ＦＰＧＡに所定の処理を実現させる論理回路の構造を示す情報である。回路領域の回路ロジックの書き換え処理により様々な種類のＡＳＩＣを作成できるため、ドメイン指向型システムにＦＰＧＡを用いることで、設計及び製造のコストと性能とのバランスを取ることができる。
【先行技術文献】
【特許文献】
【０００８】
米国特許出願公開第２０１９／０３３４７７１号明細書
米国特許出願公開第２０２０／００９９５７９号明細書
特開２０１５－１８４５４９号公報
特開２０１８－１３２９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
例えば、１以上のＦＰＧＡに複数の処理を分散して実行させるドメイン指向型システム（分散処理システム）において、複数の処理間の負荷が不均衡である場合、例えば処理Ａの実行要求数が多く、処理Ｂの実行要求数が少ない場合を想定する。
【００１０】
このような場合、処理Ｂの回路ロジックが書き込まれたＦＰＧＡでは処理リソースに余裕がある一方、処理Ａの回路ロジックが書き込まれたＦＰＧＡでは、処理リソースの不足により処理Ａの滞留（処理待ち）が発生することがある。このようなＦＰＧＡの処理効率（稼働効率）の低下により、処理Ａの実行要求元のコンピュータでは、処理遅延が発生し得る。
（【００１１】以降は省略されています）

関連特許