TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024165938
公報種別
公開特許公報(A)
公開日
2024-11-28
出願番号
2023082542
出願日
2023-05-18
発明の名称
プロセッサ及び情報処理装置
出願人
富士通株式会社
代理人
弁理士法人真田特許事務所
,
個人
主分類
G06F
9/34 20180101AFI20241121BHJP(計算;計数)
要約
【課題】メモリ領域が複数のメモリに分散されて配置されている構成においても、順序保障を守りつつ、読み出しまたは書き込み要求の発行のスループットを向上する。
【解決手段】プロセッサは、書き込みまたは読み出しの要求を発行する発行部と、複数のメモリにそれぞれ接続される複数のメモリインタフェースと、前記要求の宛先のメモリアドレスと、前記要求の順番を示す値とを格納する1つ以上の第1レジスタと、前記順番を示す値ごとに要求が完了したことが書き込まれる第2レジスタと、を備え、前記第1レジスタは、前記第2レジスタに基づいて、前記順番を示す値が第1の値以下である要求が全て完了したことを確認するまで、前記順番を示す値が前記第1の値である前記要求の宛先のメモリアドレスに対するロックを延長する。
【選択図】図3
特許請求の範囲
【請求項1】
書き込みまたは読み出しの要求を発行する発行部と、
複数のメモリにそれぞれ接続される複数のメモリインタフェースと、
前記要求の宛先のメモリアドレスと、前記要求の順番を示す値とを格納する1つ以上の第1レジスタと、
前記順番を示す値ごとに前記要求が完了したことが書き込まれる第2レジスタと、
を備え、
前記第1レジスタは、前記第2レジスタに基づいて、前記順番を示す値が第1の値以下である要求が全て完了したことを確認するまで、前記順番を示す値が前記第1の値である前記要求の宛先のメモリアドレスに対するロックを延長する、
プロセッサ。
続きを表示(約 1,000 文字)
【請求項2】
前記複数のメモリインタフェースには、それぞれ前記第1レジスタ及び前記第2レジスタが設けられており、
前記順番が前記第1の値である前記要求が完了した場合に、前記第1の値が前記複数のメモリインタフェースに通知され、
それぞれの前記第2レジスタには、前記第1の値である前記要求が完了したことが書き込まれ、
前記第1レジスタは、対応する前記第2レジスタを監視し、前記順番の値が前記第1の値以下である前記要求が全て完了したことを確認するまで、前記順番が前記第1の値である前記要求の宛先のメモリアドレスに対するロックを延長する、
請求項1に記載のプロセッサ。
【請求項3】
前記第2レジスタは、前記発行部に設けられ、
前記順番が前記第1の値である前記要求が完了した場合に、前記第1の値が前記発行部に通知され、前記第1の値である前記要求が完了したことが前記第2レジスタに書き込まれ、
前記発行部は、前記第2レジスタを監視し、前記順番の値が前記第1の値以下である前記要求が全て完了したことを確認した場合に、前記第1レジスタに通知し、
前記第1レジスタは、前記通知を通じて、前記順番の値が前記第1の値以下である前記要求が全て完了したことを確認するまで、前記順番が前記第1の値である前記要求の宛先のメモリアドレスに対するロックを延長する、
請求項1に記載のプロセッサ。
【請求項4】
前記発行部は、既に発行済みの前記要求のすべてが完了したことを確認した状態において、前記第2レジスタに対して前記順番を示す値を初期化する命令を発行する、請求項1~3のいずれか1項に記載のプロセッサ。
【請求項5】
複数のメモリと、プロセッサを有する情報処理装置であって、
前記プロセッサは、
書き込みまたは読み出しの要求を発行する発行部と、
複数のメモリにそれぞれ接続されるメモリインタフェースと、
前記要求の宛先のメモリアドレスと、前記要求の順番を示す値とを格納する1つ以上の第1レジスタと、
前記順番を示す値ごとに前記要求が完了したことが書き込まれる第2レジスタと、
を備え、
前記第1レジスタは、前記第2レジスタに基づいて、前記順番の値が第1の値以下である要求が全て完了したことを確認するまで、前記順番が前記第1の値である前記要求の宛先のメモリアドレスに対するロックを延長する、情報処理装置。
発明の詳細な説明
【技術分野】
【0001】
本発明は、プロセッサ及び情報処理装置に関する。
続きを表示(約 1,900 文字)
【背景技術】
【0002】
プロセッサにおいて、読み出しまたは書き込み要求の発行順序と、要求に基づく読み出しまたは書き込み命令の実行順序が一致するように順序保障がされる場合がある。順序保障を実現するために、発行元は、先行する要求がすべて実行完了されたことを確認するまで、次の要求の発行を抑止する。したがって、読み出しまたは書き込み要求の単位時間の出力件数であるスループットが低下する場合がある。先行する要求にバッファミス等が生じた場合に、共有バッファを用いて、後続する要求の追い越し処理を可能にする技術が提案されている。
【先行技術文献】
【特許文献】
【0003】
特開2004-005710号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
メモリ領域が複数のメモリに分散されて配置されている構成において、順序保障を守りつつ、読み出しまたは書き込み要求発行のスループットの低下を回避することが望まれている。
【0005】
1つの側面では、本発明は、メモリ領域が複数のメモリに分散されて配置されている構成において、順序保障を守りつつ、読み出しまたは書き込み要求の発行のスループットを向上することを目的の1つとする。
【課題を解決するための手段】
【0006】
1つの側面では、プロセッサは、書き込みまたは読み出しの要求を発行する発行部と、複数のメモリにそれぞれ接続される複数のメモリインタフェースと、前記要求の宛先のメモリアドレスと、前記要求の順番を示す値とを格納する1つ以上の第1レジスタと、前記順番を示す値ごとに要求が完了したことが書き込まれる第2レジスタと、を備え、前記第1レジスタは、前記第2レジスタに基づいて、前記順番を示す値が第1の値以下である要求が全て完了したことを確認するまで、前記順番を示す値が前記第1の値である前記要求の宛先のメモリアドレスに対するロックを延長する。
【発明の効果】
【0007】
1つの側面では、本発明は、メモリ領域が複数のメモリに分散されて配置されている構成においても、順序保障を守りつつ、読み出しまたは書き込み要求の発行のスループットを向上することができる。
【図面の簡単な説明】
【0008】
順序保障がされた先行する要求がすべて実行完了されたことを確認してから後続する要求を発行する場合のタイミングチャートの一例である。
図1の処理の一例を示すフローチャートである。
第1実施形態に係る情報処理装置のハードウェア(HW)構成例を示すブロック図である。
第1実施形態におけるシーケンスレジスタのフォーマットの一例を示す図である。
第1実施形態におけるロックレジスタのフォーマットの一例を示す図である。
第1実施形態に係る情報処理装置における処理手順の概要を説明する図である。
第1実施形態に係る情報処理装置による処理手順を示すタイミングチャートの一例である。
第1実施形態に係る情報処理装置による順序情報のリセット手順を示すタイミングチャートの一例である。
第1実施形態に係る情報処理装置によるIOリクエストの処理動作の一例を示すフローチャートである。
第2実施形態に係る情報処理装置のHW構成例を示すブロック図である。
第2実施形態におけるシーケンスレジスタのフォーマットの一例を示す図である。
第2実施形態に係る情報処理装置における処理手順の概要を説明する図である。
第2実施形態に係る情報処理装置による処理手順を示すタイミングチャートの一例である。
第2実施形態に係る情報処理装置によるIOリクエストの処理動作の一例を示すフローチャートである。
【発明を実施するための形態】
【0009】
以下、図面を参照して一実施形態を説明する。但し、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
【0010】
〔A〕関連手法についての説明
図1は、順序保障がされた先行する要求がすべて実行完了されたことを確認してから後続する要求を発行する場合のタイミングチャートの一例である。図2は、図1の処理の一例を示すフローチャートである。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
富士通株式会社
排出の推定と異常
18日前
富士通株式会社
排出の推定と異常
18日前
富士通株式会社
伝送装置及び伝送システム
4日前
富士通株式会社
バイタルサイン検出装置と方法
6日前
富士通株式会社
制御プログラム、制御装置、及び制御方法
25日前
富士通株式会社
車両販売支援システム、方法およびプログラム
19日前
富士通株式会社
プログラム、情報処理方法および情報処理装置
18日前
富士通株式会社
遅延制御回路、光送信装置、及び遅延制御方法
6日前
富士通株式会社
半導体装置、半導体装置の製造方法及び電子装置
4日前
富士通株式会社
シート搬送制御プログラムおよびシート搬送装置
18日前
富士通株式会社
特定プログラム、特定方法、および情報処理装置
25日前
富士通株式会社
ロードバランサ,制御プログラムおよび制御方法
6日前
富士通株式会社
光送受信システム、光送受信方法、及び光送信装置
18日前
富士通株式会社
プログラム、データ処理方法およびデータ処理装置
5日前
富士通株式会社
情報処理装置、システム、および情報処理プログラム
5日前
富士通株式会社
情報処理プログラム、情報処理方法および情報処理装置
18日前
富士通株式会社
情報処理プログラム、情報処理装置および情報処理方法
18日前
富士通株式会社
画像処理装置、画像処理方法および画像処理プログラム
25日前
富士通株式会社
情報処理装置,情報処理プログラムおよび印刷システム
18日前
富士通株式会社
機械学習プログラム、判定プログラム、及び機械学習装置
18日前
富士通株式会社
情報処理装置、情報処理システム、および情報処理プログラム
18日前
富士通株式会社
対応関係決定プログラム、対応関係決定方法、及び情報処理装置
18日前
富士通株式会社
試験監視支援方法、試験監視支援プログラム及び試験監視支援装置
18日前
富士通株式会社
窒化物半導体装置、窒化物半導体装置の製造方法及びエピタキシャル基板
4日前
富士通株式会社
機械学習モデル生成支援プログラム、機械学習モデル生成支援装置、及び機械学習モデル生成支援方法
18日前
個人
物品
1か月前
個人
自動精算システム
1か月前
個人
RFタグ読取装置
7日前
個人
売買システム
4日前
個人
管理サーバ
18日前
個人
救急搬送システム
1か月前
日本精機株式会社
車両用表示装置
6日前
日本精機株式会社
車両用表示装置
6日前
キヤノン株式会社
印刷装置
1か月前
個人
生成AIとの常時接続システム
1か月前
個人
VRによる人体各部位の立体化
18日前
続きを見る
他の特許を見る