特許ウォッチ

公開番号2024137985
公報種別公開特許公報(A)
公開日2024-10-07
出願番号2024113749,2021524493
出願日2024-07-17,2020-05-25
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 5/02 20060101AFI20240927BHJP(情報記憶)
要約【課題】新規な構成の半導体装置を提供すること。
【解決手段】半導体装置は、第1回路を有するシリコン基板と、第2回路を有する第1素子層と、第3回路を有する第2素子層と、を有する。第1回路は、第1トランジスタを有する。第2回路は、第2トランジスタを有する。第3回路は、メモリセルを有する。メモリセルは、第3トランジスタと、キャパシタと、を有する。第1素子層および第2素子層は、シリコン基板の表面に対して垂直方向または概略垂直方向に積層して設けられる積層ブロックを構成する。積層ブロックは、シリコン基板の表面に対して垂直方向または概略垂直方向に積層して複数設けられる。複数の積層ブロックはそれぞれ、シリコン基板の表面に対して垂直方向または概略垂直方向に設けられた第1配線を有し、当該配線を介して電気的に接続される。
【選択図】図1
特許請求の範囲【請求項１】
第１回路を有するシリコン基板と、
前記シリコン基板の上方に配置され、かつ、順に積層されるように配置された複数の積層ブロックと、を有し、
前記積層ブロックのそれぞれは、第２回路を有する第１素子層と、第３回路を有する第２素子層と、第１ビット線と、を有し、
前記第１回路は、チャネル形成領域にシリコンを含む第１トランジスタを有し、
前記第２回路は、チャネル形成領域に金属酸化物を含む第２トランジスタを有し、
前記第３回路は、メモリセルを有し、
前記メモリセルは、チャネル形成領域に金属酸化物を含む第３トランジスタと、キャパシタと、を有し、
前記第１回路は、前記メモリセルの駆動を制御する信号と、前記メモリセルに書き込むデータを出力する機能と、前記メモリセルから前記第１ビット線に読み出されるデータを増幅する機能と、を有し、
前記第２回路は、前記メモリセルから出力された電位を増幅して前記第１ビット線に伝える機能と、前記第１ビット線の電位を前記メモリセルに供給する機能と、を有し、
前記複数の積層ブロックのそれぞれにおいて、前記第２素子層は、前記第１素子層の上方に配置され、
前記第１ビット線は、前記第１素子層及び前記第２素子層を貫通するように配置され、
複数の前記積層ブロックのそれぞれが有する前記第１ビット線は、互いに電気的に接続される、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書は、半導体装置等について説明する。
続きを表示（約 2,500 文字）【０００２】
本明細書において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【背景技術】
【０００３】
トランジスタに適用可能な半導体として金属酸化物が注目されている。“ＩＧＺＯ”、“イグゾー”などと呼ばれるＩｎ－Ｇａ－Ｚｎ酸化物は、多元系金属酸化物の代表的なものである。ＩＧＺＯに関する研究において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓａｌｉｇｎｅｄｃｒｙｓｔａｌｌｉｎｅ）構造、およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（例えば、非特許文献１）。
【０００４】
チャネル形成領域に金属酸化物半導体を有するトランジスタ（以下、「酸化物半導体トランジスタ」、または「ＯＳトランジスタ」と呼ぶ場合がある。）は、極小オフ電流であることが報告されている（例えば、非特許文献１、２）。ＯＳトランジスタが用いられた様々な半導体装置が作製されている（例えば、非特許文献３、４）。
【０００５】
ＯＳトランジスタの製造プロセスは、従来のＳｉトランジスタとのＣＭＯＳプロセスに組み込むことができ、ＯＳトランジスタはＳｉトランジスタに積層することが可能である。例えば特許文献１では、ＯＳトランジスタを有するメモリセルアレイの層をＳｉトランジスタが設けられた基板上に複数積層した構成について開示している。
【先行技術文献】
【特許文献】
【０００６】
米国特許出願公開第２０１２／００６３２０８号明細書
【非特許文献】
【０００７】
Ｓ．Ｙａｍａｚａｋｉｅｔａｌ．，“ＰｒｏｐｅｒｔｉｅｓｏｆｃｒｙｓｔａｌｌｉｎｅＩｎ－Ｇａ－Ｚｎ－ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒａｎｄｉｔｓｔｒａｎｓｉｓｔｏｒｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，” Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５３，０４ＥＤ１８（２０１４）．
Ｋ．Ｋａｔｏｅｔａｌ．，“ＥｖａｌｕａｔｉｏｎｏｆＯｆｆ－ＳｔａｔｅＣｕｒｒｅｎｔＣｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＴｒａｎｓｉｓｔｏｒＵｓｉｎｇＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＭａｔｅｒｉａｌ，Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－ＺｉｎｃＯｘｉｄｅ，”Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，ｖｏｌ．５１，０２１２０１（２０１２）．
Ｓ．Ａｍａｎｏｅｔａｌ．，“ＬｏｗＰｏｗｅｒＬＣＤｉｓｐｌａｙＵｓｉｎｇＩｎ－Ｇａ－Ｚｎ－ＯｘｉｄｅＴＦＴｓＢａｓｅｄｏｎＶａｒｉａｂｌｅＦｒａｍｅＦｒｅｑｕｅｎｃｙ，“ＳＩＤＳｙｍｐ．Ｄｉｇ．Ｐａｐｅｒｓ，ｖｏｌ．４１，ｐｐ．６２６－６２９（２０１０）．
Ｔ．Ｉｓｈｉｚｕｅｔａｌ．，“ＥｍｂｅｄｄｅｄＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＭｅｍｏｒｉｅｓ：ＡＫｅｙＥｎａｂｌｅｒｆｏｒＬｏｗ－ＰｏｗｅｒＵＬＳＩ，”ＥＣＳＴｒａｎ．，ｖｏｌ．７９，ｐｐ．１４９－１５６（２０１７）．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一形態は、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、製造コストの低減を図ることができる、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において低消費電力に優れた、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、装置の小型化を図ることができる、新規な構成の半導体装置等を提供することを課題の一とする。または本発明の一態様は、極小オフ電流を利用した記憶装置として機能する半導体装置において、トランジスタの電気特性の変動が小さく信頼性に優れた、新規な構成の半導体装置等を提供することを課題の一とする。
【０００９】
複数の課題の記載は、互いの課題の存在を妨げるものではない。本発明の一形態は、例示した全ての課題を解決する必要はない。また、列記した以外の課題が、本明細書の記載から、自ずと明らかとなり、このような課題も、本発明の一形態の課題となり得る。
【課題を解決するための手段】
【００１０】
本発明の一態様は、第１回路を有するシリコン基板と、第２回路を有する第１素子層と、第３回路を有する第２素子層と、を有し、第１回路は、第１トランジスタを有し、第２回路は、第２トランジスタを有し、第３回路は、メモリセルを有し、メモリセルは、第３トランジスタと、キャパシタと、を有し、第１素子層および第２素子層は、シリコン基板の表面に対して垂直方向または概略垂直方向に積層して設けられる積層ブロックを構成し、積層ブロックは、シリコン基板の表面に対して垂直方向または概略垂直方向に積層して複数設けられ、複数の積層ブロックはそれぞれ、シリコン基板の表面に対して垂直方向または概略垂直方向に設けられた第１配線を有し、複数の積層ブロック同士は当該第１配線が電気的に接続されている、半導体装置である。
（【００１１】以降は省略されています）

関連特許