特許ウォッチ

公開番号2024136985
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023048312
出願日2023-03-24
発明の名称受信回路及び半導体集積回路
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類H04L 25/02 20060101AFI20240927BHJP(電気通信技術)
要約【課題】信号からデータを適切に復元することができる半導体集積回路を提供する
【解決手段】本実施形態の受信回路は、連続時間線形等化器と、第1オフセット回路と、第2オフセット回路と、第1増幅回路と、第2増幅回路と、第3増幅回路とを備える。連続時間線形等化器は、受信信号に対して信号処理を施し信号処理した出力信号を出力する。第1オフセット回路は、出力信号に第1オフセット電圧を印加する。第2オフセット回路は、出力信号に第1オフセットと逆の極性の第2オフセット電圧を印加する。第1増幅回路は、第1オフセット回路の出力信号を増幅する。第2増幅回路は、第2オフセット回路の出力信号を増幅する。第3増幅回路は、出力信号に基づく信号を増幅する。
【選択図】図4
特許請求の範囲【請求項１】
受信信号に対して信号処理を施し、前記信号処理した出力信号を出力する連続時間線形等化器と、
前記出力信号に第１オフセット電圧を印加する第１オフセット回路と、
前記出力信号に前記第１オフセットと逆の極性の第２オフセット電圧を印加する第２オフセット回路と、
前記第１オフセット回路の出力信号を増幅する第１増幅回路と、
前記第２オフセット回路の出力信号を増幅する第２増幅回路と、
前記出力信号に基づく信号を増幅する第３増幅回路と、
を備える受信回路。
続きを表示（約 1,100 文字）【請求項２】
前記出力信号は、それぞれの電圧範囲が異なる複数の開口を含み、
前記第１オフセット回路は、前記出力信号の上位開口の中心が０Ｖとなるように前記第１オフセット電圧を印加し、
前記第２オフセット回路は、前記出力信号の下位開口の中心が０Ｖとなるように前記第２オフセット電圧を印加する請求項１に記載の受信回路。
【請求項３】
前記第１増幅回路の出力信号を閾値と比較し、第１比較結果を出力する第１比較回路と、
前記第２増幅回路の出力信号を前記閾値と比較し、第２比較結果を出力する第２比較回路と、
前記第３増幅回路の出力信号を前記閾値と比較し、第３比較結果を出力する第３比較回路と、
を有する請求項１に記載の受信回路。
【請求項４】
前記第１比較回路、前記第２比較回路及び前記第３比較回路の出力信号の全てを、前記第１増幅回路、前記第２増幅回路及び前記第３増幅回路のそれぞれの出力信号に重畳する請求項３に記載の受信回路。
【請求項５】
前記第１オフセット回路及び前記第２オフセット回路は、電圧源、バッファ回路、又は、コンデンサ及び抵抗を含む請求項１に記載の受信回路。
【請求項６】
前記受信信号がＰＡＭ－Ｎ信号（Ｎ＝４以上の整数）の場合、Ｎ－１個の増幅回路を備える請求項１に記載の受信回路。
【請求項７】
受信信号に対して信号処理を施し、前記信号処理した出力信号を出力する連続時間線形等化器と、
前記出力信号に第１オフセット電圧を印加する第１オフセット回路と、
前記出力信号に前記第１オフセットと逆の極性の第２オフセット電圧を印加する第２オフセット回路と、
前記第１オフセット回路の出力信号を増幅する第１増幅回路と、
前記第２オフセット回路の出力信号を増幅する第２増幅回路と、
前記第１増幅回路の出力信号を閾値と比較し、第１比較結果を出力する第１比較回路と、
前記第２増幅回路の出力信号を前記閾値と比較し、第２比較結果を出力する第２比較回路と、
前記第１増幅回路の出力信号と前記第２増幅回路の出力信号とを補完して前記閾値と比較し、第３比較結果を出力する第３比較回路と、
を備える受信回路。
【請求項８】
前記受信信号がＰＡＭ－Ｎ信号（Ｎ＝４以上の整数）の場合、Ｎ／２個の増幅回路を備える請求項７に記載の受信回路。
【請求項９】
請求項１から請求項８の何れか１項に記載の受信回路と、
前記受信回路を備えたインターフェース回路と、
を有する半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、受信回路及び半導体集積回路に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
半導体集積回路では、信号を受け、信号からデータを復元することがある。このとき、半導体集積回路は、信号からデータを適切に復元することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－４８０６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、信号からデータを適切に復元することができる受信回路及び半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本実施形態の受信回路は、連続時間線形等化器と、第１オフセット回路と、第２オフセット回路と、第１増幅回路と、第２増幅回路と、第３増幅回路とを備える。連続時間線形等化器は、受信信号に対して信号処理を施し、前記信号処理した出力信号を出力する。第１オフセット回路は、出力信号に第１オフセット電圧を印加する。第２オフセット回路は、出力信号に前記第１オフセットと逆の極性の第２オフセット電圧を印加する。第１増幅回路は、第１オフセット回路の出力信号を増幅する。第２増幅回路は、第２オフセット回路の出力信号を増幅する。第３増幅回路は、出力信号に基づく信号を増幅する。
【図面の簡単な説明】
【０００６】
メモリシステムの構成の一例を示すブロック図である。
比較例の受信回路の構成の一例を示すブロック図である。
比較例の増幅回路の入出力特性及び入出力波形の一例を示すブロック図である。
第１の実施形態の受信回路の構成の一例を示すブロック図である。
上位開口に関する増幅回路の入出力特性及び入出力波形の一例を示す図である。
中位開口に関する増幅回路の入出力特性及び入出力波形の一例を示す図である。
下位開口に関する増幅回路の入出力特性及び入出力波形の一例を示す図である。
第１の実施形態の変形例１の受信回路の構成の一例を示すブロック図である。
第１の実施形態の変形例２の受信回路の構成の一例を示すブロック図である。
第１の実施形態の変形例３の受信回路の構成の一例を示すブロック図である。
第１の実施形態の変形例４の受信回路の構成の一例を示すブロック図である。
第２の実施形態の受信回路の構成の一例を示すブロック図である。
補完処理付きのセンスアンプの構成の一例を示す回路図である。
第２の実施形態の変形例１の受信回路の構成の一例を示すブロック図である。
第２の実施形態の変形例２の受信回路の構成の一例を示すブロック図である。
第２の実施形態の変形例３の受信回路の構成の一例を示すブロック図である。
第２の実施形態の変形例４の受信回路の構成の一例を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態について詳細に説明する。
（第１の実施形態）
（メモリシステムの構成）
図１は、メモリシステムの構成の一例を示すブロック図である。本実施形態のメモリシステム１は、メモリコントローラ３と不揮発性メモリ２とを備える。なお、不揮発性メモリ２は、複数のメモリチップを含む場合がある。メモリシステム１は、ホスト装置４と接続可能である。
【０００８】
ホスト装置４は、例えば、パーソナルコンピュータ、携帯端末などの電子機器である。ホスト装置４は、ホストインターフェース（ホストＩ／Ｆ）回路４ａを備える。ホストＩ／Ｆ回路４ａは、送信回路ＴＸａと、受信回路ＲＸａとを備える。
【０００９】
メモリシステム１は、ホスト装置４が備えるマザーボード上に、メモリシステム１を構成する複数のチップを実装して構成してもよいし、メモリシステム１を１つのモジュールで実現するシステムＬＳＩ（Ｌａｒｇｅ－ＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）またはＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）として構成してもよい。メモリシステム１の例としては、ＳＤカードのようなメモリカード、ＳＳＤ（Ｓｏｌｉｄ－Ｓｔａｔｅ－Ｄｒｉｖｅ）、およびｅＭＭＣ（ｅｍｂｅｄｄｅｄ－Ｍｕｌｔｉ－Ｍｅｄｉａ－Ｃａｒｄ）などが挙げられる。
【００１０】
不揮発性メモリ２は、複数のメモリセルを備えたＮＡＮＤ型フラッシュメモリであり、データを不揮発に記憶する。
（【００１１】以降は省略されています）

関連特許