特許ウォッチ

公開番号2024135942
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023046861
出願日2023-03-23
発明の名称半導体装置
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類H01L 21/8234 20060101AFI20240927BHJP(基本的電気素子)
要約【課題】複数のトランジスタを過度に高密度化することなく半導体装置を小型化すること。
【解決手段】実施形態の半導体装置は、第1の半導体層と、前記第1の半導体層上に設けられた複数の第1のトランジスタと、前記第1の半導体層上に設けられ、前記複数の第1のトランジスタを覆う絶縁層と、前記絶縁層中に設けられた第2の半導体層と、前記第2の半導体層上に設けられた複数の第2のトランジスタと、を備える。
【選択図】図6
特許請求の範囲【請求項１】
第１の半導体層と、
前記第１の半導体層上に設けられた複数の第１のトランジスタと、
前記第１の半導体層上に設けられ、前記複数の第１のトランジスタを覆う絶縁層と、
前記絶縁層中に設けられた第２の半導体層と、
前記第２の半導体層上に設けられた複数の第２のトランジスタと、を備える、
半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記複数の第２のトランジスタ間の前記第２の半導体層を貫通し、前記複数の第２のトランジスタを互いに分離する分離層を更に備える、
請求項１に記載の半導体装置。
【請求項３】
前記第１及び第２の半導体層の間であって、前記分離層と上下方向に重なる位置に、フローティング状態のダミー配線を更に備える、
請求項２に記載の半導体装置。
【請求項４】
前記複数の第１のトランジスタは、
第１のゲート電極と、
第１のゲート絶縁層と、をそれぞれ備え、
前記複数の第２のトランジスタは、
前記第１のゲート電極より長いゲート長を有する第２のゲート電極と、
前記第１のゲート絶縁層より厚い第２のゲート絶縁層と、をそれぞれ備える、
請求項１に記載の半導体装置。
【請求項５】
前記複数の第１のトランジスタは、
前記第１のゲート電極のゲート長方向の両端部と上下に重なるよう、前記第１の半導体層に設けられた第１のソース／ドレイン領域と、
前記複数の第１のトランジスタの上方から延びて、前記第１のソース／ドレイン領域に接続される第１のコンタクトと、をそれぞれ備え、
前記複数の第２のトランジスタは、
前記第２のゲート電極の前記ゲート長方向の両端部と上下に重なるよう、前記第２の半導体層に設けられた第２のソース／ドレイン領域と、
前記複数の第２のトランジスタの上方から延びて、前記第２のソース／ドレイン領域に接続される第２のコンタクトと、をそれぞれ備え、
前記第１のコンタクトの延伸方向の距離は、
前記第２のコンタクトの延伸方向の距離よりも短い、
請求項４に記載の半導体装置。
【請求項６】
前記第１のコンタクトは、
少なくとも下端部において、前記第２のコンタクトの下端部の面積よりも小さい面積を有している、
請求項５に記載の半導体装置。
【請求項７】
前記第１の半導体層は、
（１１０）面の面方位を有しており、
前記第１のゲート電極は、
前記（１１０）面に対して斜交する方向にゲート幅を有している、
請求項４に記載の半導体装置。
【請求項８】
前記第１及び第２の半導体層の間に設けられた第３の半導体層と、
前記第３の半導体層上に設けられた複数の第３のトランジスタと、を備える、
請求項４に記載の半導体装置。
【請求項９】
前記複数の第３のトランジスタは、
前記第１のゲート電極より長いゲート長を有する第３のゲート電極と、
前記第１のゲート絶縁層より厚い第３のゲート絶縁層と、をそれぞれ備える、
請求項８に記載の半導体装置。
【請求項１０】
前記複数の第３のトランジスタは、
前記第２のゲート電極より短いゲート長を有する第３のゲート電極と、
前記第２のゲート絶縁層より薄い第３のゲート絶縁層と、をそれぞれ備える、
請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
半導体基板上に複数のトランジスタが設けられた半導体装置が知られている。半導体装置の小型化に伴って、これらのトランジスタの配置面積の縮小が強く求められている。しかしながら、半導体装置の製造難度が高まるなどの弊害から、複数のトランジスタの更なる高密度化には限界がある。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１５０５０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１つの実施形態は、複数のトランジスタを過度に高密度化することなく半導体装置を小型化することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１の半導体層と、前記第１の半導体層上に設けられた複数の第１のトランジスタと、前記第１の半導体層上に設けられ、前記複数の第１のトランジスタを覆う絶縁層と、前記絶縁層中に設けられた第２の半導体層と、前記第２の半導体層上に設けられた複数の第２のトランジスタと、を備える。
【図面の簡単な説明】
【０００６】
実施形態にかかる半導体記憶装置のブロック図。
実施形態にかかる半導体記憶装置が備えるメモリセルアレイの構成の一例を示す等価回路図。
実施形態にかかる半導体装置が備えるセンスアンプ回路およびラッチ回路の構成の一例を示す回路図。
実施形態にかかる半導体装置が備えるロウデコーダの構成の一例を示す回路図。
実施形態にかかる半導体装置の概略の構成例を示す断面図。
実施形態にかかる半導体装置が備える周辺回路の構成の一例を示す断面図。
実施形態にかかる半導体装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体装置の製造方法の手順の一部を順に例示する図。
実施形態にかかる半導体装置の製造方法の手順の一部を順に例示する図。
実施形態の変形例にかかる半導体装置が備える周辺回路の構成の一例を示す断面図。
実施形態の変形例にかかる半導体装置が備える周辺回路の構成の他の例を示す断面図。
その他の実施形態の半導体装置の概略の構成例を示す断面図。
【発明を実施するための形態】
【０００７】
以下に、本発明の実施形態につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。
【０００８】
［半導体装置の回路構成］
まずは、図１～図４を用いて、実施形態の半導体装置の回路構成の一例について説明する。
【０００９】
（半導体装置の全体構成）
図１は、実施形態にかかる半導体装置１のブロック図である。図１に示すように、半導体装置１は、入出力回路３１０、ロジック制御回路３２０、ステータスレジスタ３３０、アドレスレジスタ３４０、コマンドレジスタ３５０、シーケンサ３６０、レディ／ビジー回路３７０、電圧発生回路３８０、メモリセルアレイ５１０、ロウデコーダ５２０、センスアンプモジュール５３０、データレジスタ５４０、及びカラムデコーダ５５０を備える。
【００１０】
入出力回路３１０は、半導体装置１を制御する不図示のメモリコントローラ等の外部装置との信号ＤＱの入出力を制御する。入出力回路３１０は、図示しない入力回路と出力回路とを備える。
（【００１１】以降は省略されています）

関連特許