TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024135856
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023046743
出願日2023-03-23
発明の名称記憶装置
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H10B 43/27 20230101AFI20240927BHJP()
要約【課題】より大きい間隔で配線が配置される記憶装置を提供する。
【解決手段】複数のメモリセル領域の各々は、第1方向に延びる半導体及び半導体と接する側面を有するとともに第2方向に延びるピラーを含む。導電体21は、第1方向に延びる第1部分21P1及び第3方向に延びるとともに第1部分と接続されている複数の第2部分21P2を含む。複数のコンタクト領域CPRの各々は第2方向に延びる複数のコンタクトを含む。複数のメモリセル領域MCRと、複数の第2部分と、複数のコンタクト領域は、各々が複数のメモリセル領域のうちの1つのメモリセル領域と、複数の第2部分のうちの1つの第2部分と、複数のコンタクト領域のうちの1つのコンタクト領域とからなる複数の組を含む。複数の組の各々において、1つのメモリセル領域と、1つの第2部分と、1つのコンタクト領域とは、第1方向に連続して並び、複数の組は、第1方向に連続して並ぶ。
【選択図】図6
特許請求の範囲【請求項1】
複数のメモリセル領域であって、前記複数のメモリセル領域の各々は、半導体及びピラーを含み、前記半導体は、第1方向に延び、前記ピラーは、前記半導体と接する側面を有するとともに第2方向に延びる、複数のメモリセル領域と、
第1部分及び複数の第2部分を含む第1導電体であって、前記第1部分は、前記第1方向に延び、前記複数の第2部分は、第3方向に延びるとともに前記第1部分と接続されている、第1導電体と、
複数のコンタクト領域であって、前記複数のコンタクト領域の各々は前記第2方向に延びる複数のコンタクトを含む、複数のコンタクト領域と、
を備え、
前記複数のメモリセル領域と、前記複数の第2部分と、前記複数のコンタクト領域は、各々が前記複数のメモリセル領域のうちの1つのメモリセル領域と、前記複数の第2部分のうちの1つの第2部分と、前記複数のコンタクト領域のうちの1つのコンタクト領域とからなる複数の組を含み、前記複数の組の各々において、1つのメモリセル領域と、1つの第2部分と、1つのコンタクト領域とは、前記第1方向に連続して並び、前記複数の組は、前記第1方向に連続して並ぶ、
記憶装置。
続きを表示(約 1,300 文字)【請求項2】
前記複数の組の各々において、前記複数のコンタクトの1つは、前記第1導電体と接する、
請求項1に記載の記憶装置。
【請求項3】
前記複数の組の各々において、前記複数のコンタクトの1つは、前記第1導電体と接する側面を有する、
請求項1に記載の記憶装置。
【請求項4】
センスアンプユニットを含んだ第1センスアンプユニット領域と、
前記複数のコンタクトの1つと接続された第1端と、第2端と、を有する第1トランジスタと、
前記第1トランジスタの前記第2端と接続された第3端と、前記第1方向及び前記第3方向を含んだ第1平面に沿った平面において前記第1センスアンプユニット領域の中に位置する第4端と、を有する第2導電体と、
をさらに備える、
請求項1に記載の記憶装置。
【請求項5】
前記第1トランジスタは、前記複数のコンタクトより前記第2方向に位置し、
前記第2導電体は、前記第1トランジスタより前記第2方向に位置し、
前記センスアンプユニットは、前記第2導電体より前記第2方向に位置する、
請求項4に記載の記憶装置。
【請求項6】
前記第1導電体の前記第1部分は、第5端と、前記第5端より前記第1方向に位置する第6端と、を有し、
Nを2以上の整数として、前記第1導電体を含むN個の第1導電体と、
N個のセンスアンプユニット領域と、
を備え、
前記N個のセンスアンプユニットの各々は、センスアンプユニットを含み、
前記N個のセンスアンプユニットは、前記第1方向及び前記第3方向を含んだ第1平面に沿った平面において、前記第5端を含んだ仮想的な第1直線と、前記第6端と含んだ仮想的な第2直線と、の間の領域に前記第1方向に並ぶ、
請求項1に記載の記憶装置。
【請求項7】
前記第1導電体より前記第1方向に位置し、前記第1導電体と離れており、前記第1方向に延びる第3部分を含んだ第3導電体と、
N個の第2センスアンプユニット領域と、
をさらに備え、
前記N個の第2センスアンプユニットの各々は、センスアンプユニットを含み
前記第3導電体の前記第3部分は、第7端と、前記第7端より前記第1方向に位置する第8端と、を有し、
前記N個の第2センスアンプユニットは、前記第1平面に沿った平面において、前記第7端を含んだ仮想的な第3直線と、前記第8端と含んだ仮想的な第4直線と、の間の領域に前記第1方向に並ぶ、
請求項6に記載の記憶装置。
【請求項8】
前記ピラーは、
前記第2方向に延びる筒状の第4導電体と、
前記第2方向に延び、前記第4導電体を囲む第1絶縁体と、
前記第2方向に延び、前記第1絶縁体を囲む第2絶縁体と、
前記第2方向に延び、前記第2絶縁体を囲み、前記半導体と接する第3絶縁体と、
を含む、
請求項1乃至請求項7のいずれか1項に記載の記憶装置。

発明の詳細な説明【技術分野】
【0001】
実施形態は、概して、記憶装置に関する。
続きを表示(約 2,200 文字)【背景技術】
【0002】
三次元に配列されたメモリセルを含んだ記憶装置が知られている。記憶装置の集積度を上げるために、記憶装置の構成要素は、微細であること、及び高密度に配置されることを求められる。このため、配線と配線の間に形成される寄生容量が大きい。
【先行技術文献】
【特許文献】
【0003】
米国特許出願公開第2022/0328489号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
より大きい間隔で配線が配置されることを可能とする記憶装置を提供しようとするものである。
【課題を解決するための手段】
【0005】
一実施形態による記憶装置は、複数のメモリセル領域と、第1導電体と、複数のコンタクト領域と、を備える。上記複数のメモリセル領域の各々は、半導体及びピラーを含む。上記半導体は、第1方向に延びる。上記ピラーは、上記半導体と接する側面を有するとともに第2方向に延びる。上記第1導電体は、第1部分及び複数の第2部分を含む。上記第1部分は、上記第1方向に延びる。上記複数の第2部分は、第3方向に延びるとともに上記第1部分と接続されている。上記複数のコンタクト領域の各々は上記第2方向に延びる複数のコンタクトを含む。上記複数のメモリセル領域と、上記複数の第2部分と、上記複数のコンタクト領域は、各々が上記複数のメモリセル領域のうちの1つのメモリセル領域と、上記複数の第2部分のうちの1つの第2部分と、上記複数のコンタクト領域のうちの1つのコンタクト領域とからなる複数の組を含む。上記複数の組の各々において、1つのメモリセル領域と、1つの第2部分と、1つのコンタクト領域とは、上記第1方向に連続して並び、上記複数の組は、上記第1方向に連続して並ぶ。
【図面の簡単な説明】
【0006】
図1は、第1実施形態の記憶装置の構成要素及び構成要素の接続の例を示す。
図2は、第1実施形態の記憶装置の1つのブロックの構成要素及び構成要素の接続を示す。
図3は、第1実施形態の記憶装置のセンスアンプユニットの構成要素及び構成要素の接続の例を示す。
図4は、第1実施形態の記憶装置の基本的な構造を概略的に示す。
図5は、第1実施形態の記憶装置の一部のxy平面に沿ったレイアウトを示す。
図6は、第1実施形態の記憶装置の一部のxy平面に沿ったレイアウトを示す。
図7は、第1実施形態の記憶装置の一部のxy平面に沿ったレイアウトを示す。
図8は、第1実施形態の記憶装置の一部のxy平面に沿ったレイアウトを示す。
図9は、第1実施形態の記憶装置の一部のxy平面に沿ったレイアウトを示す。
図10は、第1実施形態の記憶装置の電極ピラーの断面の構造の例を示す。
図11は、第1実施形態の記憶装置の一部のxy平面に沿ったレイアウトを示す。
図12は、第1実施形態の記憶装置の一部のxy平面に沿ったレイアウトを示す。
図13は、第1実施形態の記憶装置の一部のxy平面に沿ったレイアウトを示す。
図14は、第1実施形態の記憶装置の一部のyz平面に沿った構造を示す。
図15は、第1実施形態の記憶装置の一部のxz平面に沿った構造を示す。
図16は、第1実施形態の記憶装置の一部のxz平面に沿った構造を示す。
図17は、参考用の記憶装置の一部のxy面に沿ったレイアウトを示す。
図18は、第1実施形態の変形例の記憶装置の一部のxy平面に沿ったレイアウトを示す。
【発明を実施するための形態】
【0007】
以下に実施形態が図面を参照して記述される。或る実施形態又はでの略同一の機能及び構成を有する複数の構成要素は、互いに区別されるために、参照符号の末尾にさらなる数字又は文字が付加される場合がある。
【0008】
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。
【0009】
本明細書及び特許請求の範囲において、或る第1要素が別の第2要素に「接続されている」とは、第1要素が直接的又は常時或いは選択的に導電性となる要素を介して第2要素に接続されていることを含む。
【0010】
以下、xyz直交座標系が用いられて、実施形態が記述される。図の縦軸のプラス方向は上側、マイナス方向は下側と称される場合がある。図の横軸のプラス方向は右側、マイナス方向は左側と称される場合がある。すなわち、+z方向から見たxy平面を示す平面図(xy平面図(以下、同様))において、上側は+y方向を指し、下側は-y方向を指す。+z方向から見たxy平面図において、右側は+x方向を指し、左側は-x方向を指す。-y方向から見たxz平面図において、上側は+z方向を指し、下側は-z方向を指す。-y方向から見たxz平面図において、右側は+x方向を指し、左側は-x方向を指す。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

キオクシア株式会社
記憶装置
今日
キオクシア株式会社
記憶装置
今日
キオクシア株式会社
記憶装置
今日
キオクシア株式会社
記憶装置
1日前
キオクシア株式会社
記憶装置
今日
キオクシア株式会社
記憶装置
1日前
キオクシア株式会社
記憶装置
1日前
キオクシア株式会社
半導体装置
今日
キオクシア株式会社
半導体装置
1日前
キオクシア株式会社
半導体装置
今日
キオクシア株式会社
半導体装置
今日
キオクシア株式会社
半導体装置
今日
キオクシア株式会社
半導体メモリ
今日
キオクシア株式会社
質量分析装置
1日前
キオクシア株式会社
磁気記憶装置
今日
キオクシア株式会社
磁気記憶装置
今日
キオクシア株式会社
磁気記憶装置
今日
キオクシア株式会社
メモリデバイス
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
メモリシステム
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
メモリデバイス
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
メモリシステム
1日前
キオクシア株式会社
メモリシステム
今日
キオクシア株式会社
メモリシステム
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
メモリデバイス
今日
キオクシア株式会社
メモリデバイス
今日
キオクシア株式会社
半導体記憶装置
今日
キオクシア株式会社
メモリデバイス
1日前
続きを見る