特許ウォッチ

公開番号2024135063
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023045570
出願日2023-03-22
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類H10B 43/50 20230101AFI20240927BHJP()
要約【課題】一実施形態は、電気的特性に優れた半導体記憶装置を提供する。
【解決手段】一実施形態の半導体記憶装置は、基板と積層体と複数の柱状体とコンタクトとを持つ。積層体は、複数のゲート電極層と複数の絶縁層が第1方向に交互に積層される。コンタクトは、複数のゲート電極層のうち第1電極層に設けられ、第1方向に延びる。コンタクトは、複数のゲート電極層のうち第2電極層を貫通する。コンタクトは、外周側から順に、第1方向に延びる、第1絶縁膜と、第2絶縁膜と、金属膜とを含む。第1絶縁膜の第1端部は、1方向において、第1電極層の内部に突出する。第2絶縁膜の第2端部は、第1電極層の第2電極層側の第1面と接している。第1絶縁膜の第1端部と第1電極層の第2電極層側とは反対側の第2面との距離t1は、第2絶縁膜の第2端部と第1電極層の第2面との距離t2より短い。
【選択図】図9
特許請求の範囲【請求項１】
基板と、
前記基板の上方に設けられ、複数のゲート電極層と複数の絶縁層が第１方向に交互に積層された積層体と、
前記積層体内を前記第１方向に延びた複数の柱状体と、
前記複数のゲート電極層のうち第１電極層に設けられ、前記第１方向に延び、前記複数のゲート電極層のうち第２電極層を貫通するコンタクトと、
を備え、
前記コンタクトは、外周側から順に、
前記第１方向に延びる第１絶縁膜と、
前記第１方向に延びる第２絶縁膜と、
前記第１方向に延びる金属膜と、
を備え、
前記第１絶縁膜の第１端部は、前記第１方向において、前記第１電極層の内部に突出しており、
前記第２絶縁膜の第２端部は、前記第１電極層の前記第２電極層側の第１面と接しており、
前記第１絶縁膜の前記第１端部と前記第１電極層の前記第２電極層側とは反対側の第２面との距離ｔ１は、前記第２絶縁膜の前記第２端部と前記第１電極層の前記第２面との距離ｔ２より短い、
半導体記憶装置。
続きを表示（約 490 文字）【請求項２】
前記第２絶縁膜の前記第２端部と前記第１電極層の前記第２面との前記距離ｔ２は、前記第１電極層の厚みｔ３以上である、
請求項１に記載の半導体記憶装置。
【請求項３】
前記第１電極層は、前記第２絶縁膜の前記第２端部に向かって突出した凸部を含み、
前記凸部の幅は、前記金属膜の幅よりも広い、
請求項１に記載の半導体記憶装置。
【請求項４】
前記凸部は、前記コンタクトに対してセルフアラインに形成されている、
請求項３に記載の半導体記憶装置。
【請求項５】
前記第１絶縁膜の膜厚は、
前記凸部の前記第２絶縁膜側の端面と前記第１絶縁膜の内側面との交点と、前記第２電極層の前記第１電極層側の第３面と前記第１絶縁膜の外側面との交点との距離Ｄ１が、前記第１電極層と前記第２電極層との距離Ｄ２よりも長くなる条件を満足する、
請求項３に記載の半導体記憶装置。
【請求項６】
前記第２絶縁膜の膜厚は、前記第１絶縁膜の膜厚よりも大きい、
請求項１に記載の半導体記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
メモリセルが３次元に配置されたＮＡＮＤ型フラッシュメモリが知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０１４／０３０６２７９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一実施形態が解決しようとする課題は、電気的特性の向上を図ることができる半導体記憶装置を提供することである。
【課題を解決するための手段】
【０００５】
一実施形態の半導体記憶装置は、基板と、積層体と、複数の柱状体と、コンタクトとを持つ。積層体は、基板の上方に設けられる。積層体は、複数のゲート電極層と複数の絶縁層が第１方向に交互に積層される。柱状体は、積層体内を第１方向に延びる。コンタクトは、複数のゲート電極層のうち第１電極層に設けられ、第１方向に延びる。コンタクトは、複数のゲート電極層のうち第２電極層を貫通する。コンタクトは、外周側から順に、第１方向に延びる第１絶縁膜と、第１方向に延びる第２絶縁膜と、第１方向に延びる金属膜と、を含む。第１絶縁膜の第１端部は、１方向において、第１電極層の内部に突出する。第２絶縁膜の第２端部は、第１電極層の第２電極層側の第１面と接している。第１絶縁膜の第１端部と第１電極層の第２電極層側とは反対側の第２面との距離ｔ１は、第２絶縁膜の第２端部と第１電極層の第２面との距離ｔ２より短い。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体記憶装置の構成の一部を示すブロック図。
第１実施形態のメモリセルアレイの一部の等価回路を示す図。
第１実施形態の半導体記憶装置の一部を示す断面図。
図３に示された半導体記憶装置のＦ４線で囲まれた領域を拡大して示す断面図。
図４に示された半導体記憶装置のＦ５－Ｆ５線に沿う断面図。
図３に示された半導体記憶装置のＦ６－Ｆ６線に沿う断面図。
図３に示された半導体記憶装置のＦ８－Ｆ８線に沿う断面図。
接続領域ＩＲにおける、コンタクトと導電層の配置関係を説明する図。
図３に示された半導体記憶装置のＦ９線に囲まれた領域を拡大して示す断面図。
第１実施形態の半導体記憶装置の製造方法を説明する断面図。
第１実施形態の半導体記憶装置の製造方法を説明する断面図。
【発明を実施するための形態】
【０００７】
以下、実施形態の半導体記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。以下の説明において、区別のための数字または英字を末尾に伴う参照符号は、互いに区別されなくてもよい場合、末尾の数字または英字が省略される場合がある。
【０００８】
本出願では用語を以下のように定義する。「平行」、「直交」、または「同じ」とは、それぞれ「略平行」、「略直交」、または「略同じ」である場合を含み得る。「接続」とは、機械的な接続に限定されず、電気的な接続を含み得る。すなわち「接続」とは、複数の要素が直接に接続される場合に限定されず、複数の要素が別の要素を間に介在させて接続される場合を含み得る。「重なる」とは、複数の要素が互いに接する場合に限定されず、複数の要素が離れている場合（ある方向から見た場合に複数の要素の投影像同士が重なる場合）を含み得る。
【０００９】
＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向、＋Ｚ方向、および－Ｚ方向を、以下のように定義する。＋Ｘ方向は、後述するワード線ＷＬが延びた方向である（図３参照）。－Ｘ方向は、＋Ｘ方向の反対方向である。＋Ｘ方向と－Ｘ方向とを区別しない場合、単にＸ方向と称する。＋Ｙ方向は、Ｘ方向とは交差する（例えば直交する）方向である。＋Ｙ方向は、ビット線ＢＬが延びた方向である。－Ｙ方向は、＋Ｙ方向の反対方向である。＋Ｙ方向と－Ｙ方向とを区別しない場合、単にＹ方向と称する。＋Ｚ方向は、Ｘ方向およびＹ方向とは交差する（例えば直交する）方向である。＋Ｚ方向は、半導体基板２１から積層体４０に向かう方向である（図３参照）。－Ｚ方向は、＋Ｚ方向の反対方向である。＋Ｚ方向と－Ｚ方向とを区別しない場合、単にＺ方向と称する。
【００１０】
以下の説明では、＋Ｚ方向側を「上」、－Ｚ方向側を「下」と称する場合がある。また以下の説明では、Ｚ方向の位置を「高さ」と称する場合がある。ただしこれら表現は、便宜上のものであり、重力方向を規定するものではない。Ｚ方向は、「第１方向」の一例である。Ｘ方向は、「第２方向」の一例である。Ｙ方向は、「第３方向」の一例である。以下に説明する図面では、説明と関連しない構成の図示が省略される場合がある。
（【００１１】以降は省略されています）

関連特許