特許ウォッチ

公開番号2024169692
公報種別公開特許公報(A)
公開日2024-12-05
出願番号2024166954,2024104829
出願日2024-09-26,2010-11-25
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20241128BHJP()
要約【課題】新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】第1の配線と、第2の配線と、第3の配線と、第4の配線と、第1のゲート
電極、第1のソース電極、および第1のドレイン電極を有する第1のトランジスタと、第
2のゲート電極、第2のソース電極、および第2のドレイン電極を有する第2のトランジ
スタと、を有し、第1のトランジスタは、半導体材料を含む基板に設けられ、第2のトラ
ンジスタは酸化物半導体層を含んで構成された半導体装置である。
【選択図】図1
特許請求の範囲【請求項１】
シリコンをチャネル形成領域に含む第１のトランジスタと、酸化物半導体をチャネル形成領域に含む第２のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル形成領域の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲートとしての機能を有する第１の導電膜と、
前記第１の導電膜の上方に配置された領域を有する第１の絶縁膜と、
前記第１の絶縁膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する半導体膜と、
前記第１の絶縁膜の上方に配置された領域を有し、前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのソース又はドレインの一方としての機能を有する第２の導電膜と、
前記第１の絶縁膜の上方に配置された領域を有し、前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのソース又はドレインの他方としての機能を有する第３の導電膜と、
第２の絶縁膜を介して前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第４の導電膜と、
を有し、
前記第２の導電膜は、前記第１の導電膜との重なりを有し、かつ、前記第１の絶縁膜の開口部を介して前記第１の導電膜と電気的に接続され、
前記半導体装置は、第１の期間と第２の期間とを有し、
前記第１の期間と前記第２の期間とでは、前記容量素子の他方の電極の電位が異なる、
半導体装置。
続きを表示（約 2,700 文字）【請求項２】
シリコンをチャネル形成領域に含む第１のトランジスタと、酸化物半導体をチャネル形成領域に含む第２のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル形成領域の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲートとしての機能を有する第１の導電膜と、
前記第１の導電膜の上方に配置された領域を有する第１の絶縁膜と、
前記第１の絶縁膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する半導体膜と、
前記第１の絶縁膜の上方に配置された領域を有し、前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのソース又はドレインの一方としての機能を有する第２の導電膜と、
前記第１の絶縁膜の上方に配置された領域を有し、前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのソース又はドレインの他方としての機能を有する第３の導電膜と、
第２の絶縁膜を介して前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第４の導電膜と、
を有し、
前記第１のトランジスタのチャネル形成領域は、前記第２のトランジスタのチャネル形成領域との重なりを有さず、
前記第２の導電膜は、前記第１の導電膜との重なりを有し、かつ、前記第１の絶縁膜の開口部を介して前記第１の導電膜と電気的に接続され、
前記半導体装置は、第１の期間と第２の期間とを有し、
前記第１の期間と前記第２の期間とでは、前記容量素子の他方の電極の電位が異なる、
半導体装置。
【請求項３】
シリコンをチャネル形成領域に含む第１のトランジスタと、酸化物半導体をチャネル形成領域に含む第２のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル形成領域の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲートとしての機能を有する第１の導電膜と、
前記第１の導電膜の上方に配置された領域を有する第１の絶縁膜と、
前記第１の絶縁膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する半導体膜と、
前記第１の絶縁膜の上方に配置された領域を有し、前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのソース又はドレインの一方としての機能を有する第２の導電膜と、
前記第１の絶縁膜の上方に配置された領域を有し、前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのソース又はドレインの他方としての機能を有する第３の導電膜と、
第２の絶縁膜を介して前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第４の導電膜と、
を有し、
前記第２の導電膜は、前記第１の導電膜との重なりを有し、かつ、前記第１の絶縁膜の開口部を介して前記第１の導電膜と電気的に接続され、
前記第１の絶縁膜の開口部は。前記第１のトランジスタのチャネル形成領域との重なりを有さず、
前記半導体装置は、第１の期間と第２の期間とを有し、
前記第１の期間と前記第２の期間とでは、前記容量素子の他方の電極の電位が異なる、
半導体装置。
【請求項４】
シリコンをチャネル形成領域に含む第１のトランジスタと、酸化物半導体をチャネル形成領域に含む第２のトランジスタと、容量素子と、を有し、
前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル形成領域の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲートとしての機能を有する第１の導電膜と、
前記第１の導電膜の上方に配置された領域を有する第１の絶縁膜と、
前記第１の絶縁膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する半導体膜と、
前記第１の絶縁膜の上方に配置された領域を有し、前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのソース又はドレインの一方としての機能を有する第２の導電膜と、
前記第１の絶縁膜の上方に配置された領域を有し、前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのソース又はドレインの他方としての機能を有する第３の導電膜と、
第２の絶縁膜を介して前記半導体膜の上方に配置された領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第４の導電膜と、
を有し、
前記第１のトランジスタのチャネル形成領域は、前記第２のトランジスタのチャネル形成領域との重なりを有さず、
前記第２の導電膜は、前記第１の導電膜との重なりを有し、かつ、前記第１の絶縁膜の開口部を介して前記第１の導電膜と電気的に接続され、
前記第１の絶縁膜の開口部は。前記第１のトランジスタのチャネル形成領域との重なりを有さず、
前記半導体装置は、第１の期間と第２の期間とを有し、
前記第１の期間と前記第２の期間とでは、前記容量素子の他方の電極の電位が異なる、
半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第２の導電膜及び前記第３の導電膜のそれぞれは、アルミニウム、クロム、銅、タンタル、チタン、モリブデン又はタングステンのいずれか一または複数を有する、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するものであ
る。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性記
憶装置と、電力の供給がなくなっても記憶内容は保持される不揮発性記憶装置とに大別さ
れる。
【０００３】
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃ
ｃｅｓｓＭｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
【０００４】
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われることにな
るため、データの読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を
構成するトランジスタにはリーク電流が存在し、トランジスタが選択されていない状況で
も電荷が流出、または流入するため、データの保持期間が短い。このため、所定の周期で
再度の書き込み動作（リフレッシュ動作）が必要であり、消費電力を十分に低減すること
は困難である。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の
保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。
【０００５】
揮発性記憶装置の別の例としてはＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓ
Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、ＤＲＡＭと変わるところはない。
【０００６】
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、ト
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している（例えば、特許文献１参照）。
【０００７】
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
【０００８】
また、フローティングゲートに電荷を保持させるため、または、その電荷を除去するため
には、高い電圧が必要である。さらに、電荷の保持、または除去のためには比較的長い時
間を要し、書き込み、消去の高速化が容易ではないという問題もある。
【先行技術文献】
【特許文献】
【０００９】
特開昭５７－１０５８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の問題に鑑み、開示する発明の一態様では、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する
ことを目的の一とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許