特許ウォッチ

公開番号2024136277
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023047353
出願日2023-03-23
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類H10B 12/00 20230101AFI20240927BHJP()
要約【課題】好適に動作する半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第1方向に並ぶ複数のメモリ層と、第1方向に延伸するビア配線と、を備える。複数のメモリ層は、それぞれ、ビア配線に電気的に接続された半導体層と、半導体層の、第1方向の一方側及び他方側の面に対向するゲート電極と、半導体層に対して第2方向の一方側に設けられ、半導体層に電気的に接続されたメモリ部と、半導体層に対して第2方向の他方側に設けられ、ゲート電極に電気的に接続され、第3方向に延伸する配線と、ゲート電極及び配線に接続された接続配線と、を備える。接続配線は、ゲート電極の第3方向の一方側の側面に沿って第2方向に延伸し、ゲート電極の第3方向の一方側の側面に接続された第1部分と、第1部分と連続し、配線の第2方向のビア配線側の側面に沿って第3方向に延伸し、配線の第2方向のビア配線側の側面に接続された第2部分と、を備える
【選択図】図5
特許請求の範囲【請求項１】
基板と、
前記基板の表面と交差する第１方向に並ぶ複数のメモリ層と、
前記第１方向に延伸する第１ビア配線と
を備え、
前記複数のメモリ層は、それぞれ、
前記第１ビア配線に電気的に接続された第１半導体層と、
前記第１半導体層の、前記第１方向の一方側及び他方側の面に対向する第１ゲート電極と、
前記第１半導体層に対して、前記第１方向と交差する第２方向の一方側に設けられ、前記第１半導体層に電気的に接続された第１メモリ部と、
前記第１半導体層に対して、前記第２方向の他方側に設けられ、前記第１ゲート電極に電気的に接続され、前記第１方向及び前記第２方向と交差する第３方向に延伸する第１配線と、
前記第１ゲート電極及び前記第１配線に接続された接続配線と
を備え、
前記接続配線は、
前記第１ゲート電極の前記第３方向の一方側の側面に沿って前記第２方向に延伸し、前記第１ゲート電極の前記第３方向の前記一方側の側面に接続された第１部分と、
前記第１部分と連続し、前記第１配線の前記第２方向の前記第１ビア配線側の側面に沿って前記第３方向に延伸し、前記第１配線の前記第２方向の前記第１ビア配線側の側面に接続された第２部分と、
を備える半導体記憶装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１ビア配線と前記第３方向に並び、前記第１方向に延伸する第２ビア配線を備え、
前記複数のメモリ層は、それぞれ、
前記第２ビア配線に電気的に接続された第２半導体層と、
前記第２半導体層の、前記第１方向の一方側及び他方側の面に対向する第２ゲート電極と、
前記第２半導体層に対して前記第２方向の一方側に設けられ、前記第２半導体層に電気的に接続された第２メモリ部と
を備え、
前記接続配線は、前記第２部分と連続し、前記第２ゲート電極の前記第３方向の他方側の側面に沿って前記第２方向に延伸し、前記第２ゲート電極の前記第３方向の前記他方側の側面に接続された第３部分を備える
請求項１記載の半導体記憶装置。
【請求項３】
前記接続配線の前記第１方向の長さは、前記第１ゲート電極の前記第１方向の長さと一致する
請求項１記載の半導体記憶装置。
【請求項４】
前記接続配線の前記第１方向の長さは、前記第１配線の前記第１方向の長さと一致する
請求項１記載の半導体記憶装置。
【請求項５】
前記接続配線は、
前記第１方向に並び、前記第１方向に互いに離間する第４部分及び第５部分と、
前記第４部分及び前記第５部分と連続する第６部分と
を備える請求項１記載の半導体記憶装置。
【請求項６】
前記第４部分及び前記第５部分の間に空隙が設けられている
請求項５記載の半導体記憶装置。
【請求項７】
前記第４部分及び前記第５部分の間に絶縁層が設けられている
請求項５記載の半導体記憶装置。
【請求項８】
前記第４部分及び前記第５部分の間に導電層が設けられている
請求項５記載の半導体記憶装置。
【請求項９】
前記第１ゲート電極は、前記第１半導体層の前記第１方向の一方側の面に対向する第１部分と、前記第１半導体層の前記第１方向の他方側の面に対向する第２部分と、を含み、
前記第１方向と垂直であり、前記複数のメモリ層のうちの一つに対応する前記第１ゲート電極の前記第１部分又は前記第２部分の一部を含む断面において、前記第１ビア配線は、前記第１ゲート電極に対向する第１の面と、前記第１ゲート電極に対向しない第２の面と、を備える
請求項１記載の半導体記憶装置。
【請求項１０】
前記第１半導体層及び前記第１ゲート電極の間に設けられたゲート絶縁膜を更に備え、
前記断面において、前記第１ゲート電極は、前記ゲート絶縁膜を介して、前記第１ビア配線の前記第１の面と対向する
請求項９記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体記憶装置に関する。
続きを表示（約 4,700 文字）【背景技術】
【０００２】
半導体記憶装置の高集積化に伴い、半導体記憶装置の三次元化に関する検討が進められている。
【先行技術文献】
【特許文献】
【０００３】
米国特許第９，５１４，７９２号明細書
米国特許第１０，７０７，２１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適に動作する半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態に係る半導体記憶装置は、基板と、基板の表面と交差する第１方向に並ぶ複数のメモリ層と、第１方向に延伸する第１ビア配線と、を備える。複数のメモリ層は、それぞれ、第１ビア配線に電気的に接続された第１半導体層と、第１半導体層の、第１方向の一方側及び他方側の面に対向する第１ゲート電極と、第１半導体層に対して、第１方向と交差する第２方向の一方側に設けられ、第１半導体層に電気的に接続された第１メモリ部と、第１半導体層に対して、第２方向の他方側に設けられ、第１ゲート電極に電気的に接続され、第１方向及び第２方向と交差する第３方向に延伸する第１配線と、第１ゲート電極及び第１配線に接続された接続配線と、を備える。接続配線は、第１ゲート電極の第３方向の一方側の側面に沿って第２方向に延伸し、第１ゲート電極の第３方向の一方側の側面に接続された第１部分と、第１部分と連続し、第１配線の第２方向の第１ビア配線側の側面に沿って第３方向に延伸し、第１配線の第２方向の第１ビア配線側の側面に接続された第２部分と、を備える。
【図面の簡単な説明】
【０００６】
第１実施形態に係る半導体記憶装置の一部の構成を示す模式的な回路図である。
同半導体記憶装置の一部の構成を示す模式的な斜視図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な斜視図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な斜視図である。
第１実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第３実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
第３実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
第３実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第４実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第５実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第６実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
第６実施形態に係る半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
【発明を実施するための形態】
【０００７】
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【０００８】
また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを意味する事もあるし、メモリチップ、メモリカード、ＳＳＤ（Solid State Drive）等の、コントローラダイを含むメモリシステムを意味する事もある。更に、スマートホン、タブレット端末、パーソナルコンピュータ等の、ホストコンピュータを含む構成を意味する事もある。
【０００９】
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、３つのトランジスタを直列に接続した場合には、２つ目のトランジスタがＯＦＦ状態であったとしても、１つ目のトランジスタは３つ目のトランジスタに「電気的に接続」されている。
【００１０】
また、本明細書において、第１の構成が第２の構成及び第３の構成の「間に電気的に接続されている」と言った場合、第１の構成、第２の構成及び第３の構成が直列に接続され、且つ、第２の構成が第１の構成を介して第３の構成に電気的に接続されていることを意味する場合がある。
（【００１１】以降は省略されています）

関連特許