特許ウォッチ

公開番号2024132687
公報種別公開特許公報(A)
公開日2024-10-01
出願番号2023043558
出願日2023-03-17
発明の名称半導体記憶装置及びメモリシステム
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類G11C 7/04 20060101AFI20240920BHJP(情報記憶)
要約【課題】パッケージの信頼性を検知することができる半導体記憶装置を提供する。
【解決手段】本実施形態の半導体記憶装置は、熱履歴モニタと、判定回路とを備える。熱履歴モニタは、コントローラ又はホスト装置から信頼性検知コマンドが入力されると、メモリセルの特性変動に基づいた熱履歴を出力する。判定回路は、熱履歴モニタから出力された熱履歴に基づき、パッケージ信頼性を判定する。
【選択図】図2
特許請求の範囲【請求項１】
コントローラ又はホスト装置から信頼性検知コマンドが入力されると、メモリセルの特性変動に基づいた熱履歴を出力する熱履歴モニタと、
前記熱履歴モニタから出力された前記熱履歴に基づき、パッケージ信頼性を判定する判定回路と、
を備える半導体記憶装置。
続きを表示（約 900 文字）【請求項２】
前記判定回路は、前記熱履歴が前記パッケージ信頼性の許容値以上か否かを判定し、前記許容値以上の場合、アラームを出力する請求項１に記載の半導体記憶装置。
【請求項３】
前記熱履歴は、所定の読み出しレベルにおけるＦＢＣ（ＦａｉｌＢｉｔＣｏｕｎｔ）である請求項１に記載の半導体記憶装置。
【請求項４】
前記熱履歴モニタは、選択ゲートの又はダミーゲートの特性変動に基づいた前記熱履歴を出力する請求項１に記載の半導体記憶装置。
【請求項５】
前記判定回路は、前記メモリセルの特性変動の線形性が得られなくなった場合、前記メモリセルのデータを初期化し、初期化回数を保存する請求項１に記載の半導体記憶装置。
【請求項６】
コントローラと、
前記コントローラの制御に基づきデータを記憶する半導体記憶装置と、
を有し、
前記半導体記憶装置は、前記コントローラ又はホスト装置から信頼性検知コマンドが入力されると、メモリセルの特性変動に基づいた熱履歴を出力する熱履歴モニタを有し、
前記コントローラは、前記熱履歴モニタから出力された前記熱履歴に基づき、パッケージ信頼性を判定する判定回路を備える、メモリシステム。
【請求項７】
前記判定回路は、前記熱履歴が前記パッケージ信頼性の許容値以上か否かを判定し、前記許容値以上の場合、アラームを出力する請求項６に記載のメモリシステム。
【請求項８】
前記熱履歴は、所定の読み出しレベルにおけるＦＢＣ（ＦａｉｌＢｉｔＣｏｕｎｔ）である請求項６に記載のメモリシステム。
【請求項９】
前記熱履歴モニタは、選択ゲートの又はダミーゲートの特性変動に基づいた前記熱履歴を出力する請求項６に記載のメモリシステム。
【請求項１０】
前記判定回路は、前記メモリセルの特性変動の線形性が得られなくなった場合、前記メモリセルのデータを初期化し、初期化回数を保存する請求項６に記載のメモリシステム。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体記憶装置及びメモリシステムに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
半導体記憶装置の一種として、ＮＡＮＤ型メモリが知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０１２／０２６８９９５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、パッケージの信頼性を検知することができる半導体記憶装置及びメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本実施形態の半導体記憶装置は、熱履歴モニタと、判定回路とを備える。熱履歴モニタは、コントローラ又はホスト装置から信頼性検知コマンドが入力されると、メモリセルの特性変動に基づいた熱履歴を出力する。判定回路は、熱履歴モニタから出力された熱履歴に基づき、パッケージ信頼性を判定する。
【図面の簡単な説明】
【０００６】
第１の実施形態のメモリシステムの構成の一例を示すブロック図である。
図１中の不揮発性メモリ２の一例を示すブロック図である。
３次元構造のメモリセルアレイ２０のブロックの構成の一例を示す図である。
熱ストレスによる閾値電圧分布の変化とＦＢＣとの関係の一例を示す図である。
熱ストレスの積算時間とＦＢＣの関係の一例を示す図である。
選択ゲートの閾値と熱ストレスによる閾値電圧分布の変化の一例を示す図である。
長時間放置によりＦＢＣの変動量が飽和したときの閾値電圧分布の変化の一例を示す図である。
パッケージ信頼性の判定処理の流れの一例を示すフローチャートである。
第２の実施形態のメモリシステムの構成の一例を示すブロック図である。
図９中の不揮発性メモリ５の一例を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態について詳細に説明する。
（第１の実施形態）
（メモリシステムの構成）
図１は、第１の実施形態のメモリシステムの構成の一例を示すブロック図である。本実施形態のメモリシステム１は、複数のＮＡＮＤ型不揮発性メモリと、メモリコントローラ３とを備える。図１では、４つのＮＡＮＤ型不揮発性メモリ２Ａ～２Ｄを備える例を示している。以下、４つのＮＡＮＤ型不揮発性メモリ２Ａ～２Ｄを区別する必要がない場合には代表してＮＡＮＤ型不揮発性メモリ２という。また、ＮＡＮＤ型不揮発性メモリのことを単に不揮発性メモリともいう。メモリシステム１は、ホスト装置４から送信された信号に応じて、ユーザデータの読み出し、書き込み、消去等を行う。ホスト装置４は、例えば、パーソナルコンピュータ、携帯端末などの電子機器である。
【０００８】
メモリシステム１は、ホスト装置４が搭載されたマザーボード上に、メモリシステム１を構成する複数のチップを実装して構成してもよいし、メモリシステム１を１つのモジュールで実現するシステムＬＳＩ（Ｌａｒｇｅ－ＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）またはＳｏＣ（Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）として構成してもよい。メモリシステム１は、ユーザデータを記憶可能なシステムであり、例えば、ＳＤカードのようなメモリカード、ＳＳＤ（Ｓｏｌｉｄ－Ｓｔａｔｅ－Ｄｒｉｖｅ）、あるいは、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ－Ｍｕｌｔｉ－Ｍｅｄｉａ－Ｃａｒｄ）である。
【０００９】
不揮発性メモリ２は、複数のメモリセルを備えたＮＡＮＤ型メモリであり、データを不揮発に記憶する。不揮発性メモリ２は、半導体記憶装置の一例である。不揮発性メモリ２は、熱履歴モニタ３０と、判定回路３１とを備える。不揮発性メモリ２には、メモリコントローラ３又はホスト装置４からの信頼性検知コマンドが入力される。信頼性検知コマンドが入力されると、熱履歴モニタ３０から熱履歴が判定回路３１に出力され、判定回路３１が熱履歴に基づきパッケージ信頼性を判定する。不揮発性メモリ２は、パッケージ信頼の判定結果をメモリコントローラ３又はホスト装置４に出力する。不揮発性メモリ２のその他の具体的な構成については後述する。
【００１０】
メモリコントローラ３は、例えばホスト装置４からの命令に応答して、不揮発性メモリ２に対して書き込み（プログラムともいう）、読み出し、および消去などを命令する。また、メモリコントローラ３は、不揮発性メモリ２のメモリ空間を管理する。メモリコントローラ３は、ホストインターフェース（ホストＩ／Ｆ）回路１０、プロセッサ１１、ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）１２、バッファメモリ１３、メモリインターフェース（メモリＩ／Ｆ）回路１４、及び、ＥＣＣ（ＥｒｒｏｒＣｈｅｃｋｉｎｇａｎｄＣｏｒｒｅｃｔｉｎｇ）回路１５などを備える。
（【００１１】以降は省略されています）

関連特許