特許ウォッチ

公開番号2024128422
公報種別公開特許公報(A)
公開日2024-09-24
出願番号2023037392
出願日2023-03-10
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 23/29 20060101AFI20240913BHJP(基本的電気素子)
要約【課題】複数の半導体素子などが積層された場合であっても、装置の過度な寸法拡大を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置A10は、第1配線層22と、第1配線層22に導電接合された半導体素子31と、半導体素子31を覆う第1封止樹脂41と、半導体素子31を基準として第1配線層22とは反対側に位置する第2配線層23と、第2配線層23に導電接合された電子素子32と、電子素子32を覆う第2封止樹脂42とを備える。第1方向zに視て、電子素子32は、半導体素子31に重なっている。第1封止樹脂41は、第1方向zにおいて第2封止樹脂42に対向する側を向く第1面411を有する。第2封止樹脂42は、第1面411に接する第2面421と、第1方向zにおいて第2面421とは反対側を向く頂面422とを有する。第1面411および第2面421の各々の表面粗さは、頂面422の表面粗さよりも大きい。
【選択図】図5
特許請求の範囲【請求項１】
第１配線層と、
前記第１配線層に導電接合された半導体素子と、
前記半導体素子を覆う第１封止樹脂と、
第１方向において前記半導体素子を基準として前記第１配線層とは反対側に位置する第２配線層と、
前記第１方向に視て前記半導体素子に重なるとともに、前記第２配線層に導電接合された電子素子と、
前記電子素子を覆う第２封止樹脂と、を備え、
前記第１封止樹脂は、前記第１方向において前記第２封止樹脂に対向する側を向く第１面を有し、
前記第２封止樹脂は、前記第１面に接する第２面と、前記第１方向において前記第２面とは反対側を向く頂面と、を有し、
前記第１面および前記第２面の各々の表面粗さは、前記頂面の表面粗さよりも大きい、半導体装置。
続きを表示（約 780 文字）【請求項２】
前記第１配線層は、前記第１封止樹脂に収容されており、
前記第２配線層は、前記第２封止樹脂に収容されており、かつ前記第１面に接している、請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、前記第１配線層に対向する電極と、前記第１方向において前記第１面と同じ側を向く上面と、を有し、
前記電極は、前記第１配線層に導電接合されており、
前記上面は、前記第１面から露出している、請求項２に記載の半導体装置。
【請求項４】
前記第１封止樹脂には、フィラーが含有されており、
前記第１面において前記フィラーの割裂面が現れている、請求項３に記載の半導体装置。
【請求項５】
前記第１方向に視て、前記第２配線層は、前記上面に重なっている、請求項３に記載の半導体装置。
【請求項６】
前記第２面は、前記上面に接している、請求項５に記載の半導体装置。
【請求項７】
前記第２配線層は、前記上面に接している、請求項６に記載の半導体装置。
【請求項８】
前記第２配線層は、前記上面に導通している、請求項７に記載の半導体装置。
【請求項９】
前記上面を覆う絶縁膜をさらに備え、
前記第２面は、前記絶縁膜に接しており、
前記絶縁膜は、前記上面と前記第２配線層との間に位置する部分を含む、請求項５に記載の半導体装置。
【請求項１０】
前記第１封止樹脂を基準として前記第２封止樹脂とは反対側に位置する絶縁層をさらに備え、
前記第１配線層および前記第１封止樹脂の各々は、前記絶縁層に接している、請求項３ないし９のいずれかに記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
特許文献１には、半導体素子と受動素子を備える半導体装置の一例が開示されている。受動素子は、インダクタである。受動素子は、半導体素子の上に積層されている。これにより、装置の小型化が図られている。
【０００３】
一方で、従来から半導体装置のさらなる小型化が要請されている。さらに、特許文献１に開示されている半導体装置においては、受動素子が外部に露出している。このため、受動素子を半導体素子に替えると、装置の絶縁耐圧の低下を抑制するなどの理由から、当該半導体素子を封止樹脂で覆うことが望ましい。当該半導体素子を封止樹脂で覆うと、逆に装置の寸法拡大を招くこととなる。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０１６／２０３８０４号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示は先述の事情に鑑み、複数の半導体素子などが積層された場合であっても、装置の過度な寸法拡大を抑制することが可能な半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本開示によって提供される半導体装置は、第１配線層と、前記第１配線層に導電接合された半導体素子と、前記半導体素子を覆う第１封止樹脂と、第１方向において前記半導体素子を基準として前記第１配線層とは反対側に位置する第２配線層と、前記第２配線層に導電接合された電子素子と、前記電子素子を覆う第２封止樹脂とを備える。前記第１方向に視て、前記電子素子は、前記半導体素子に重なっている。前記第１封止樹脂は、前記第１方向において前記第２封止樹脂に対向する側を向く第１面を有する。前記第２封止樹脂は、前記第１面に接する第２面と、前記第１方向において前記第２面とは反対側を向く頂面とを有する。前記第１面および前記第２面の各々の表面粗さは、前記頂面の表面粗さよりも大きい。
【発明の効果】
【０００７】
本開示にかかる半導体装置が具備する構成によれば、複数の半導体素子などが積層された場合であっても、当該半導体装置の過度な寸法拡大を抑制することが可能となる。
【０００８】
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００９】
図１は、本開示の第１実施形態にかかる半導体装置の平面図である。
図２は、図１に対応する平面図であり、電子素子および第２封止樹脂を透過している。
図３は、図２に対応する平面図であり、電子素子および第１封止樹脂の図示を省略し、かつ２つの半導体素子、および第２封止樹脂を透過している。
図４は、図１に示す半導体装置の底面図である。
図５は、図２のＶ－Ｖ線に沿う断面図である。
図６は、図２のＶＩ－ＶＩ線に沿う断面図である。
図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。
図８は、図５の部分拡大図である。
図９は、第１封止樹脂の第１面の部分拡大図である。
図１０は、図６の部分拡大図である。
図１１は、図７の部分拡大図である。
図１２は、図１に示す半導体装置の製造工程を説明する断面図である。
図１３は、図１に示す半導体装置の製造工程を説明する断面図である。
図１４は、図１に示す半導体装置の製造工程を説明する断面図である。
図１５は、図１に示す半導体装置の製造工程を説明する断面図である。
図１６は、図１に示す半導体装置の製造工程を説明する断面図である。
図１７は、図１に示す半導体装置の製造工程を説明する断面図である。
図１８は、図１に示す半導体装置の製造工程を説明する断面図である。
図１９は、図１に示す半導体装置の製造工程を説明する断面図である。
図２０は、図１に示す半導体装置の製造工程を説明する断面図である。
図２１は、図１に示す半導体装置の製造工程を説明する断面図である。
図２２は、図１に示す半導体装置の製造工程を説明する断面図である。
図２３は、図１に示す半導体装置の製造工程を説明する断面図である。
図２４は、図１に示す半導体装置の製造工程を説明する断面図である。
図２５は、図１に示す半導体装置の製造工程を説明する断面図である。
図２６は、図１に示す半導体装置の製造工程を説明する断面図である。
図２７は、図１に示す半導体装置の製造工程を説明する断面図である。
図２８は、本開示の第２実施形態にかかる半導体装置の平面図であり、電子素子および第２封止樹脂を透過している。
図２９は、図２８に対応する平面図であり、電子素子および第１封止樹脂の図示を省略し、かつ２つの半導体素子、および第２封止樹脂を透過している。
図３０は、図２８のＸＸＸ－ＸＸＸ線に沿う断面図である。
図３１は、図２８のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。
【発明を実施するための形態】
【００１０】
本開示を実施するための形態について、添付図面に基づいて説明する。
（【００１１】以降は省略されています）

関連特許