特許ウォッチ

公開番号2024179471
公報種別公開特許公報(A)
公開日2024-12-26
出願番号2023098343
出願日2023-06-15
発明の名称半導体装置およびその製造方法
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H01L 21/336 20060101AFI20241219BHJP(基本的電気素子)
要約【課題】ウェハーサイズの大型化などが実施されても高い信頼性を示し得る構造を有する半導体装置およびその製造方法を提供する。
【解決手段】
半導体装置は、半導体基板と、半導体基板上に位置すると共に、ドレイン領域、ソース領域、ドリフト領域およびチャネル領域を有する半導体層と、半導体層に接すると共にチャネル領域上に位置する絶縁膜と、絶縁膜を覆う層間絶縁膜と、層間絶縁膜上に位置すると共にドレイン領域に重なり、ドレイン領域に電気的に接続されるフィールドプレートと、を備える。
【選択図】図3
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板上に位置すると共に、ドレイン領域、ソース領域、ドリフト領域およびチャネル領域を有する半導体層と、
前記半導体層に接すると共に前記チャネル領域上に位置する絶縁膜と、
前記絶縁膜を覆う層間絶縁膜と、
前記層間絶縁膜上に位置すると共に前記ドリフト領域に重なり、前記ドレイン領域に電気的に接続されるフィールドプレートと、
を備える半導体装置。
続きを表示（約 850 文字）【請求項２】
前記絶縁膜上に位置するゲート電極をさらに備え、
前記ゲート電極は、前記層間絶縁膜に覆われる、請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極と、前記フィールドプレートとのそれぞれは、ポリシリコンを含む、請求項２に記載の半導体装置。
【請求項４】
前記半導体層は、前記フィールドプレートに電気的に接続されるバックゲート領域をさらに有する、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記フィールドプレートは、前記ドレイン領域に電気的に接続される最内周部、前記バックゲート領域に電気的に接続される最外周部、および、前記最内周部と最外周部とを接続する接続部分とを有する、請求項４に記載の半導体装置。
【請求項６】
前記半導体層に接するＬＯＣＯＳ膜をさらに備え、
前記フィールドプレートは、前記ＬＯＣＯＳ膜および前記層間絶縁膜に重なる、請求項１～３のいずれか一項に記載の半導体装置。
【請求項７】
前記半導体層は、前記ソース領域と、前記ソース領域に電気的に接続されるゲート領域が設けられるソース／ゲート領域であって、前記ドレイン領域から離間すると共に前記ドレイン領域の周囲に位置する前記ソース／ゲート領域をさらに有する、請求項１に記載の半導体装置。
【請求項８】
前記フィールドプレートは、前記ドレイン領域に電気的に接続される最内周部、グランドに電気的に接続される最外周部、および、前記最内周部と最外周部とを接続する接続部分とを有する、請求項７に記載の半導体装置。
【請求項９】
前記絶縁膜は、ＬＯＣＯＳ膜である、請求項１，７，８のいずれか一項に記載の半導体装置。
【請求項１０】
前記フィールドプレートは、ポリシリコンを含む、請求項１，２，７，８のいずれか一項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置およびその製造方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
特許文献１は、半導体層、第１電極、第２電極、横型素子、ＬＯＣＯＳ酸化膜抵抗性フィールドプレートを含む半導体装置を開示している。第１電極は、半導体層の表面の上に形成されている。第２電極は、第１電極から間隔を空けて半導体層の表面の上に形成されている。横型素子は、半導体層の表面の表層部において第１電極および第２電極の間の領域に形成され、第１電極および第２電極に電気的に接続されている。ＬＯＣＯＳ酸化膜は、半導体層の表面において横型素子を構成する各部を分離している。抵抗性フィールドプレートは、ＬＯＣＯＳ酸化膜の上に形成されている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０１３／００７５８７７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の製造にあたっては、効率化、高性能化などの観点から、ウェハーサイズの大型化、素子および配線の微細化などが検討される。上記特許文献１に示される構造のままウェハーサイズの大型化、素子および配線の微細化などを実施すると、構造上の問題から半導体装置の信頼性が低下してしまう懸念がある。
【０００５】
本開示の一側面に係る目的は、ウェハーサイズの大型化などが実施されても高い信頼性を示し得る構造を有する半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の一側面に係る半導体装置は、半導体基板と、半導体基板上に位置すると共に、ドレイン領域、ソース領域、ドリフト領域およびチャネル領域を有する半導体層と、半導体層に接すると共にチャネル領域上に位置する絶縁膜と、絶縁膜を覆う層間絶縁膜と、層間絶縁膜上に位置すると共にドリフト領域に重なり、ドレイン領域に電気的に接続されるフィールドプレートと、を備える。
【０００７】
本開示の別の一側面に係る半導体装置の製造方法は、半導体基板上に、ドレイン領域、ソース領域、ドリフト領域およびチャネル領域を有する半導体層を形成する工程と、半導体層に接すると共にチャネル領域上に位置する絶縁膜を形成する工程と、絶縁膜を覆う層間絶縁膜を形成する工程と、層間絶縁膜上に位置すると共にドリフト領域に重なるフィールドプレートを形成する工程と、フィールドプレートを覆う第２層間絶縁膜を形成する工程と、第１開口を層間絶縁膜および第２層間絶縁膜に形成する工程と、フィールドプレートを露出する第２開口を第２層間絶縁膜に形成する工程と、第１開口に充填される第１コンタクト、および第２開口に充填される第２コンタクトを形成する工程と、を備える。
【０００８】
本開示のさらに別の一側面に係る半導体装置の製造方法は、半導体基板上に、ドレイン領域、ソース領域、ドリフト領域およびチャネル領域を有する半導体層を形成する工程と、半導体層に接すると共にチャネル領域上に位置する絶縁膜を形成する工程と、絶縁膜を覆う層間絶縁膜を形成する工程と、第１開口を層間絶縁膜に形成する工程と、第１開口に充填されるコンタクトと、層間絶縁膜上に位置する導電層を形成する工程と、層間絶縁膜、コンタクトおよび導電層を覆うと共にクロム珪化物を含む抵抗層を形成する工程と、抵抗層をパターニングすることによって、導電層を覆う被覆部分を有するフィールドプレートを形成する工程と、を備える。
【０００９】
上記半導体装置およびその製造方法は、ウェハーサイズの大型化などが実施されても高い信頼性を示し得る。
【図面の簡単な説明】
【００１０】
図１は、第１実施形態に係る半導体装置のチップを示す平面図である。
図２は、図１に示される領域ＩＩの拡大平面図である。
図３は、図２に示される領域ＩＩＩの概略断面図である。
図４は、トランジスタ領域内の電気構造を示す回路図である。
図５Ａは、第１実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図５Ｂは、第１実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図５Ｃは、第１実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図５Ｄは、第１実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図５Ｅは、第１実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図５Ｆは、第１実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図５Ｇは、第１実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図５Ｈは、第１実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図６は、第１実施形態の変形例に係る半導体装置の要部概略断面図である。
図７は、第２実施形態に係る半導体装置の要部概略断面図である。
図８は、図７に示される領域ＶＩＩＩの概略断面図である。
図９Ａは、第２実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図９Ｂは、第２実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図９Ｃは、第２実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図９Ｄは、第２実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図９Ｅは、第２実施形態に係る半導体装置の要部の製造方法を説明するための図である。
図１０は、第３実施形態に係る半導体装置の要部概略断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許