TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024118439
公報種別
公開特許公報(A)
公開日
2024-08-30
出願番号
2024017457
出願日
2024-02-07
発明の名称
半導体素子
出願人
三星電子株式会社
,
Samsung Electronics Co.,Ltd.
代理人
弁理士法人共生国際特許事務所
主分類
H01L
21/336 20060101AFI20240823BHJP(基本的電気素子)
要約
【課題】信頼性を向上させた半導体素子を提供する。
【解決手段】本発明の半導体素子は、基板絶縁層と、基板絶縁層上で、一方向に延長されるゲート構造物と、ゲート構造物の外側に配置されるソース/ドレイン領域と、ソース/ドレイン領域の下で、ソース/ドレイン領域の第1中心軸から水平方向にシフトされた第2中心軸を有するように配置されてソース/ドレイン領域に連結されるバックサイドコンタクトプラグと、を備え、ソース/ドレイン領域は、第1濃度の第1非シリコン元素を含む第1エピタキシャル層、及び第1エピタキシャル層上に配置されて第1濃度よりも大きい第2濃度の第2非シリコン元素を含む第2エピタキシャル層を含み、バックサイドコンタクトプラグの上面は、少なくとも一部が第2エピタキシャル層に接触する。
【選択図】図2
特許請求の範囲
【請求項1】
基板絶縁層と、
前記基板絶縁層上で、一方向に延長されるゲート構造物と、
前記ゲート構造物の外側に配置されるソース/ドレイン領域と、
前記ソース/ドレイン領域の下で、前記ソース/ドレイン領域の第1中心軸から水平方向にシフトされた第2中心軸を有するように配置されて前記ソース/ドレイン領域に連結されるバックサイドコンタクトプラグと、を備え、
前記ソース/ドレイン領域は、第1濃度の第1非シリコン元素を含む第1エピタキシャル層、及び前記第1エピタキシャル層上に配置されて前記第1濃度よりも大きい第2濃度の第2非シリコン元素を含む第2エピタキシャル層を含み、
前記バックサイドコンタクトプラグの上面は、少なくとも一部が前記第2エピタキシャル層に接触することを特徴とする半導体素子。
続きを表示(約 1,200 文字)
【請求項2】
前記バックサイドコンタクトプラグは、前記ソース/ドレイン領域の下部で、前記第1エピタキシャル層を貫通して前記第1エピタキシャル層に接触することを特徴とする請求項1に記載の半導体素子。
【請求項3】
前記バックサイドコンタクトプラグは、垂直に延長されて第1幅を有する垂直領域、及び前記垂直領域上に配置されて前記第1幅よりも大きい第2幅を有する接触領域を含むことを特徴とする請求項1に記載の半導体素子。
【請求項4】
前記第1中心軸と前記第2中心軸との間の水平距離は、0.5nm~20nmの範囲であることを特徴とする請求項1に記載の半導体素子。
【請求項5】
前記第1非シリコン元素及び第2非シリコン元素のそれぞれは、ゲルマニウム(Ge)及びドーピング元素のうちの少なくとも一つであることを特徴とする請求項1に記載の半導体素子。
【請求項6】
一方向に延長されるゲート構造物と、
前記ゲート構造物の外側に配置されるソース/ドレイン領域と、
前記ソース/ドレイン領域の下で、前記ソース/ドレイン領域の第1中心軸から水平方向にシフトされた第2中心軸を有するように配置されて前記ソース/ドレイン領域に連結されるバックサイドコンタクトプラグと、を備え、
前記バックサイドコンタクトプラグは、垂直に延長されて第1幅を有する垂直領域、及び前記垂直領域上に配置されて前記第1幅よりも大きい第2幅を有する接触領域を含むことを特徴とする半導体素子。
【請求項7】
前記垂直領域は、前記ソース/ドレイン領域に向かって幅が狭くなるように傾斜した側面を有し、
前記接触領域は、前記垂直領域から拡張された形状を有することを特徴とする請求項6に記載の半導体素子。
【請求項8】
前記バックサイドコンタクトプラグの上端のレベルは、前記ソース/ドレイン領域の下端のレベルよりも高いことを特徴とする請求項6に記載の半導体素子。
【請求項9】
前記接触領域の下端のレベルは、前記ソース/ドレイン領域の下端のレベルよりも高いことを特徴とする請求項6に記載の半導体素子。
【請求項10】
一方向に延長されるゲート構造物と、
前記ゲート構造物の外側に配置されるソース/ドレイン領域と、
前記ソース/ドレイン領域の下で、前記ソース/ドレイン領域に連結されるバックサイドコンタクトプラグと、を備え、
前記バックサイドコンタクトプラグは、垂直に延長されて第1幅を有する垂直領域、及び前記垂直領域上に配置されて前記第1幅よりも大きい第2幅を有する接触領域を含み、
前記垂直領域の中心軸は、前記接触領域の中心軸から水平方向にシフトされることを特徴とする半導体素子。
発明の詳細な説明
【技術分野】
【0001】
本発明は、半導体素子に関する。
続きを表示(約 2,900 文字)
【背景技術】
【0002】
半導体素子に対する高性能、高速化、多機能化等に対する要求が増加するにつれて、半導体素子の集積度が増加している。半導体素子の高集積化の傾向に伴い、パワーレールをウエハの裏面上に配置するバックサイドパワー伝達ネットワーク(BackSide Power Delivery Network:BSPDN)構造を有する半導体素子が開発されている。また、平面型(planar)MOSFET(metal oxide semiconductor FET)のサイズ縮小による動作特性の限界を克服するために、三次元構造のチャネルを備えるFinFETを含む半導体素子を開発するための努力が行われている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、信頼性を向上させた半導体素子を提供することにある。
【課題を解決するための手段】
【0004】
上記目的を達成するためになされ屋本発明の一態様による半導体素子は、基板絶縁層と、前記基板絶縁層上で、一方向に延長されるゲート構造物と、前記ゲート構造物の外側に配置されるソース/ドレイン領域と、前記ソース/ドレイン領域の下で、前記ソース/ドレイン領域の第1中心軸から水平方向にシフトされた第2中心軸を有するように配置されて前記ソース/ドレイン領域に連結されるバックサイドコンタクトプラグと、を備え、前記ソース/ドレイン領域は、第1濃度の第1非シリコン元素を含む第1エピタキシャル層、及び前記第1エピタキシャル層上に配置されて前記第1濃度よりも大きい第2濃度の第2非シリコン元素を含む第2エピタキシャル層を含み、前記バックサイドコンタクトプラグの上面は、少なくとも一部が前記第2エピタキシャル層に接触する。
【0005】
上記目的を達成するためになされ屋本発明の他の態様による半導体素子は、一方向に延長されるゲート構造物と、前記ゲート構造物の外側に配置されるソース/ドレイン領域と、前記ソース/ドレイン領域の下で、前記ソース/ドレイン領域の第1中心軸から水平方向にシフトされた第2中心軸を有するように配置されて前記ソース/ドレイン領域に連結されるバックサイドコンタクトプラグと、を備え、前記バックサイドコンタクトプラグは、垂直に延長されて第1幅を有する垂直領域、及び前記垂直領域上に配置されて前記第1幅よりも大きい第2幅を有する接触領域を含む。
【0006】
上記目的を達成するためになされ屋本発明の更に他の態様による半導体素子は、一方向に延長されるゲート構造物と、前記ゲート構造物の外側に配置されるソース/ドレイン領域と、前記ソース/ドレイン領域の下で、前記ソース/ドレイン領域に連結されるバックサイドコンタクトプラグと、を備え、前記バックサイドコンタクトプラグは、垂直に延長されて第1幅を有する垂直領域、及び前記垂直領域上に配置されて前記第1幅よりも大きい第2幅を有する接触領域を含み、前記垂直領域の中心軸は、前記接触領域の中心軸から水平方向にシフトされる。
【発明の効果】
【0007】
本発明によれば、犠牲エピタキシャル層を用いてバックサイドコンタクトプラグをソース/ドレイン領域に整列(align)することにより、接触抵抗が最小化され、信頼性が向上した半導体素子を提供することができる。
【0008】
本発明の多様且つ有益な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
【図面の簡単な説明】
【0009】
一実施形態による半導体素子を示す概略的な平面図である。
一実施形態による半導体素子の第1例を示す概略的な断面図である。
一実施形態による半導体素子の第1例を示す概略的な部分拡大図である。
一実施形態による半導体素子の第2例を示す概略的な断面図である。
一実施形態による半導体素子の第2例を示す概略的な部分拡大図である。
一実施形態による半導体素子の第3例を示す概略的な断面図である。
一実施形態による半導体素子の第4例を示す概略的な断面図である。
一実施形態による半導体素子の第5例を示す概略的な断面図である。
一実施形態による半導体素子の第6例を示す概略的な断面図である。
一実施形態による半導体素子の第7例を示す概略的な断面図である。
一実施形態による半導体素子の第8例を示す概略的な断面図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の一例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の他の例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の他の例を説明するために工程手順に従って示した図である。
一実施形態による半導体素子の製造方法の他の例を説明するために工程手順に従って示した図である。
【発明を実施するための形態】
【0010】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。以下において、「上」、「上部」、「上面」、「下」、「下部」、「下面」、「側面」等の用語は、図面符号で表記して別途言及する場合を除き、図面に基づいて称するものと理解することができる。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
三星電子株式会社
半導体装置
14日前
三星電子株式会社
半導体素子及びその製造方法
8日前
三星電子株式会社
半導体装置及びその製造方法
17日前
三星電子株式会社
半導体メモリ素子及びその製造方法
2日前
三星電子株式会社
化合物および有機エレクトロルミネッセンス素子
2日前
三星電子株式会社
無接合伝送トランジスタを含むイメージセンサー
7日前
三星電子株式会社
青色発光化合物および有機エレクトロルミネッセンス素子
2日前
三星電子株式会社
ユーザ端末でのセル間欠送信及び受信をサポートする方法及びシステム
1日前
三星電子株式会社
量子ドット組成物、その製造方法、その硬化物、及びそれを含む表示装置
14日前
三星電子株式会社
イメージセンサ及びイメージ検出方法
16日前
三星電子株式会社
光電変換素子と有機センサ及び電子装置
9日前
三星電子株式会社
フローティング拡散領域を共有するピクセルのデュアルコンバージョンゲイン動作を最適化するためのピクセルアレイとそれを含むイメージセンサ
23日前
三星電子株式会社
非極性溶剤に分散可能な金属酸化物ナノ粒子、これを含むインクジェットプリンティング用の電子輸送層インク組成物及びその製造方法、並びにこれを含む発光素子及びディスプレイ
2日前
個人
複円環アレーアンテナ
2日前
オムロン株式会社
入力装置
2日前
太陽誘電株式会社
全固体電池
22日前
株式会社GSユアサ
蓄電装置
2日前
日新イオン機器株式会社
プラズマ源
23日前
株式会社GSユアサ
蓄電装置
2日前
株式会社GSユアサ
蓄電装置
2日前
株式会社GSユアサ
蓄電装置
2日前
三菱電機株式会社
漏電遮断器
7日前
オムロン株式会社
電磁継電器
1日前
株式会社村田製作所
磁性部品
14日前
TDK株式会社
電子部品
1日前
日本特殊陶業株式会社
保持装置
23日前
株式会社ユーシン
スイッチ装置
22日前
古河電池株式会社
非水電解質二次電池
14日前
ローム株式会社
電子部品
23日前
日本無線株式会社
ホーンアンテナ
2日前
三洲電線株式会社
撚線導体
17日前
住友化学株式会社
積層基板
14日前
東レエンジニアリング株式会社
実装装置
22日前
住友化学株式会社
積層基板
14日前
ソニーグループ株式会社
発光素子
1日前
日本無線株式会社
レーダアンテナ
1日前
続きを見る
他の特許を見る