特許ウォッチ

公開番号2024115388
公報種別公開特許公報(A)
公開日2024-08-26
出願番号2023021059
出願日2023-02-14
発明の名称半導体装置、および半導体装置の製造方法
出願人ラピスセミコンダクタ株式会社,国立大学法人東北大学
代理人弁理士法人太陽国際特許事務所
主分類H01L 27/146 20060101AFI20240819BHJP(基本的電気素子)
要約【課題】リーク電流の発生を抑制することができる半導体装置及びその半導体装置の製造方法を提供すること。
【解決手段】第1の導電型の半導体基板と、フォトダイオードと、第1の導電型のウェル領域を有し、フォトダイオードにおいて生成された電荷を増幅するトランジスタと、半導体基板と同じ第1の導電型のウェル領域を有し、トランジスタからの電荷を蓄積して保持するMOS型容量部と、をそれぞれ有する複数の画素と、トランジスタのウェル領域及びMOS型容量部のウェル領域を覆うように半導体基板に形成され、第2の導電型用の不純物が注入された第1の拡散層と、各画素のトランジスタのウェル領域とMOS型容量部のウェル領域とをそれぞれ覆うように半導体基板に形成され、第2の導電型用の不純物が注入された複数の第2の拡散層と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
第１の導電型の半導体基板と、
前記半導体基板に形成されたフォトダイオードと、前記半導体基板に形成され、前記第１の導電型のウェル領域を有し、前記フォトダイオードにおいて生成された電荷を増幅するトランジスタと、前記半導体基板に形成され、前記半導体基板と同じ第１の導電型のウェル領域を有し、前記トランジスタからの電荷を蓄積して保持するＭＯＳ型容量部と、をそれぞれ有する複数の画素と、
複数の前記画素の全面に亘って、前記トランジスタのウェル領域及び前記ＭＯＳ型容量部のウェル領域を覆うように前記半導体基板に形成され、前記第１の導電型とは異なる第２の導電型用の不純物が注入された第１の拡散層と、
各画素の前記トランジスタのウェル領域と前記ＭＯＳ型容量部のウェル領域とをそれぞれ覆うように前記半導体基板に形成され、前記第２の導電型用の不純物が注入された複数の第２の拡散層と、
を有する半導体装置。
続きを表示（約 610 文字）【請求項２】
前記半導体基板において前記フォトダイオードが形成される面から見て、前記第２の拡散層は、前記第１の拡散層よりも深く形成される請求項１に記載の半導体装置。
【請求項３】
前記第１の導電型はＰ型であり、前記第２の導電型はＮ型である請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記フォトダイオードは、Ｘ線検出用のフォトダイオードである請求項１又は請求項２に記載の半導体装置。
【請求項５】
第１の導電型の半導体基板に、ドライエッチングにより溝を設けて酸化膜を埋め込むことで素子分離部を設け、化学機械研磨により前記半導体基板の表面を平坦化する工程と、
後に形成される複数の画素の全面に亘って、各画素が有するトランジスタのウェル領域及びＭＯＳ型容量部のウェル領域を覆う領域で、前記半導体基板に、前記第１の導電型とは異なる第２の導電型用の不純物を注入して熱拡散を行い第１の拡散層を形成する工程と、
後に形成される複数の各画素の前記トランジスタのウェル領域と前記ＭＯＳ型容量部のウェル領域とをそれぞれ覆う領域で、前記半導体基板に、前記第２の導電型用の不純物を注入して熱拡散を行い第２の拡散層を形成する工程と、
前記ＭＯＳ型容量部、前記トランジスタ及びフォトダイオードを形成する工程と、
を有する半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は半導体装置に関し、特に、同一の半導体基板上にフォトダイオードと、トランジスタなどの回路素子と、信号電荷の一時保存用としてのＭＯＳ容量とを混載した画素部を持つ軟Ｘ線ＣＭＯＳイメージセンサ等に対して好適な半導体装置、及び半導体装置の製造方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
変換部（フォトダイオード）、転送トランジスタ及び増幅トランジスタを含む軟Ｘ線検出装置が知られている（例えば、特許文献１参照）。特許文献１記載の軟Ｘ線検出装置は、いわゆる、表面照射型イメージセンサであり、互いに隣接する２つの変換部の間にＮ型のトランジスタを配置しないことで、検出精度を向上させている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－３８１７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の表面照射型イメージセンサの場合、例えばフォトダイオードの面積が画素部の５０％だとすると、入射光のうちのフォトダイオードにより遮光されない５０％分の光しか信号として活用できないという問題点があった。
【０００５】
この問題を解決するために、信号光をイメージセンサの裏面側から入射させる裏面照射型イメージセンサがある。裏面照射型イメージセンサによれば、イメージセンサの裏面には遮光するものが無いため、入射光の全てを信号光として活用できる。ただし、軟Ｘ線を用いるセンサの場合、入射したＸ線がシリコン基板内で吸収されずに突き抜けてしまう場合、表面側に形成したトランジスタの誤動作を引き起こす可能性がある。このため、大部分のＸ線がシリコン内で吸収されるように、シリコン支持基板の厚さを例えば５０μｍ等に厚く設けることが考えられる。大部分のＸ線がシリコン支持基板内で吸収されることは、入射したＸ線をより多く信号として活用できることも意味している。
【０００６】
ここで、入射したＸ線は、シリコン基板内でシリコン原子と衝突して信号電荷となり得る電子正孔対を発生させる。この信号電荷をフォトダイオードで効率的に収集するためには、支持基板裏面に数十Ｖの電圧を印加して、フォトダイオードから広げる空乏層を支持基板裏面まで到達させる必要がある。
【０００７】
一方で、支持基板表面に形成したトランジスタ及びＭＯＳ容量については０Ｖの電圧を印加しているため、トランジスタ及びＭＯＳ容量のウェル領域のＰＮ型が支持基板と同じ型であった場合に、ウェル領域と支持基板裏面との電位差でリーク電流が発生してしまうという問題がある。
本発明は、上記の事情に鑑みて、リーク電流の発生を抑制することができる半導体装置及びその半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る半導体装置は、第１の導電型の半導体基板と、
前記半導体基板に形成されたフォトダイオードと、前記半導体基板に形成され、前記第１の導電型のウェル領域を有し、前記フォトダイオードにおいて生成された電荷を増幅するトランジスタと、前記半導体基板に形成され、前記半導体基板と同じ第１の導電型のウェル領域を有し、前記トランジスタからの電荷を蓄積して保持するＭＯＳ型容量部と、をそれぞれ有する複数の画素と、複数の前記画素の全面に亘って、前記トランジスタのウェル領域及び前記ＭＯＳ型容量部のウェル領域を覆うように前記半導体基板に形成され、前記第１の導電型とは異なる第２の導電型用の不純物が注入された第１の拡散層と、各画素の前記トランジスタのウェル領域と前記ＭＯＳ型容量部のウェル領域とをそれぞれ覆うように前記半導体基板に形成され、前記第２の導電型用の不純物が注入された複数の第２の拡散層と、を有するものである。
【０００９】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、第１の導電型の半導体基板に、ドライエッチングにより溝を設けて酸化膜を埋め込むことで素子分離部を設け、化学機械研磨により前記半導体基板の表面を平坦化する工程と、後に形成される複数の画素の全面に亘って、各画素が有するトランジスタのウェル領域及びＭＯＳ型容量部のウェル領域を覆う領域で、前記半導体基板に、前記第１の導電型とは異なる第２の導電型用の不純物を注入して熱拡散を行い第１の拡散層を形成する工程と、後に形成される複数の各画素の前記トランジスタのウェル領域と前記ＭＯＳ型容量部のウェル領域とをそれぞれ覆う領域で、前記半導体基板に、前記第２の導電型用の不純物を注入して熱拡散を行い第２の拡散層を形成する工程と、前記ＭＯＳ型容量部、前記トランジスタ及びフォトダイオードを形成する工程と、を有する。
【発明の効果】
【００１０】
本発明によれば、リーク電流の発生を抑制することができる半導体装置及びその半導体装置の製造方法を提供することが可能となる、という効果を奏する。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許