特許ウォッチ

公開番号2024097277
公報種別公開特許公報(A)
公開日2024-07-18
出願番号2023000756
出願日2023-01-05
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H01L 29/78 20060101AFI20240710BHJP(基本的電気素子)
要約【解決手段】ダイオード部は、複数のトレンチ部と、第1導電型のドリフト領域と、ドリフト領域の上方に設けられた、ベース領域よりもドーピング濃度の低い第2導電型のアノード領域と、アノード領域の上方において半導体基板のおもて面に設けられた、アノード領域よりもドーピング濃度の高い第2導電型領域と、を有し、ダイオード部は、半導体基板のおもて面にアノード領域が設けられたショットキー接合領域と、半導体基板のおもて面にアノード領域および第2導電型領域が設けられたオーミック接合領域とを有する。
【選択図】図1A
特許請求の範囲【請求項１】
トランジスタ部とダイオード部とを備える半導体装置であって、
前記トランジスタ部は、
半導体基板に設けられた複数のトレンチ部と、
前記半導体基板に設けられた第１導電型のドリフト領域と、
前記ドリフト領域の上方に設けられた、第２導電型のベース領域と、
前記半導体基板のおもて面に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
前記ベース領域の上方において前記半導体基板のおもて面に設けられた、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
を有し、
前記ダイオード部は、
前記複数のトレンチ部と、
前記第１導電型のドリフト領域と、
前記ドリフト領域の上方に設けられた、前記ベース領域よりもドーピング濃度の低い第２導電型のアノード領域と、
前記アノード領域の上方において前記半導体基板のおもて面に設けられた、前記アノード領域よりもドーピング濃度の高い第２導電型領域と、
を有し、
前記ダイオード部は、
前記半導体基板のおもて面に前記アノード領域が設けられたショットキー接合領域と、
前記半導体基板のおもて面に前記アノード領域および前記第２導電型領域が設けられたオーミック接合領域と
を有する
半導体装置。
続きを表示（約 780 文字）【請求項２】
前記アノード領域のドーピング濃度は、２．５Ｅ１４ｃｍ
－３
以上、１Ｅ１６ｃｍ
－３
以下である
請求項１に記載の半導体装置。
【請求項３】
前記ショットキー接合領域は、前記半導体基板の上面視で、前記ダイオード部において、前記トランジスタ部側の端部に設けられている
請求項１に記載の半導体装置。
【請求項４】
前記ショットキー接合領域のトレンチ配列方向における幅は、７０μｍ以下である
請求項１に記載の半導体装置。
【請求項５】
前記ショットキー接合領域には、前記第２導電型領域が設けられていない
請求項１に記載の半導体装置。
【請求項６】
前記第２導電型領域は、トレンチ延伸方向において離散的に設けられている
請求項１に記載の半導体装置。
【請求項７】
前記第２導電型領域は、前記半導体基板のメサ部において、トレンチ部の側壁から離間して設けられている
請求項６に記載の半導体装置。
【請求項８】
前記第２導電型領域のドーピング濃度は、前記コンタクト領域のドーピング濃度よりも高い
請求項６に記載の半導体装置。
【請求項９】
前記ダイオード部は、前記ドリフト領域の上方に設けられた、前記アノード領域よりもドーピング濃度が高く、前記第２導電型領域よりもドーピング濃度が低い第２導電型のリーチスルー防止領域を有する
請求項１に記載の半導体装置。
【請求項１０】
前記リーチスルー防止領域は、前記アノード領域の下端と接して設けられている
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
特許文献１には、同一の半導体基板にＩＧＢＴ領域とダイオード領域とが設けられた半導体装置が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］国際公開第２０１４／１２５５８４号
【発明の概要】
【発明が解決しようとする課題】
【０００３】
同一の半導体基板にＩＧＢＴ領域とＦＷＤ領域とが設けられた半導体装置において、ダイオードの逆回復損失を低減した半導体装置を提供する。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、トランジスタ部とダイオード部とを備える半導体装置を提供する。前記トランジスタ部は、半導体基板に設けられた複数のトレンチ部と、前記半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた、第２導電型のベース領域と、前記半導体基板のおもて面に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、前記ベース領域の上方において前記半導体基板のおもて面に設けられた、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、を有し、前記ダイオード部は、前記複数のトレンチ部と、前記第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた、前記ベース領域よりもドーピング濃度の低い第２導電型のアノード領域と、前記アノード領域の上方において前記半導体基板のおもて面に設けられた、前記アノード領域よりもドーピング濃度の高い第２導電型領域と、を有し、前記ダイオード部は、前記半導体基板のおもて面に前記アノード領域が設けられたショットキー接合領域と、前記半導体基板のおもて面に前記アノード領域および前記第２導電型領域が設けられたオーミック接合領域とを有する。
【０００５】
前記アノード領域のドーピング濃度は、２．５Ｅ１４ｃｍ
－３
以上、１Ｅ１６ｃｍ
－３
以下であってよい。
【０００６】
前記ショットキー接合領域は、前記半導体基板の上面視で、前記ダイオード部において、前記トランジスタ部側の端部に設けられてよい。
【０００７】
前記ショットキー接合領域のトレンチ配列方向における幅は、７０μｍ以下であってよい。
【０００８】
前記ショットキー接合領域には、前記第２導電型領域が設けられていなくてよい。
【０００９】
前記第２導電型領域は、トレンチ延伸方向において離散的に設けられてよい。
【００１０】
前記第２導電型領域は、前記半導体基板のメサ部において、トレンチ部の側壁から離間して設けられてよい。
（【００１１】以降は省略されています）

関連特許