特許ウォッチ

公開番号2024073328
公報種別公開特許公報(A)
公開日2024-05-29
出願番号2022184467
出願日2022-11-17
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20240522BHJP(基本的電気素子)
要約【課題】制御配線基板の設置面積を低減することができる半導体装置を提供する。
【解決手段】導電基板1aと、第1主電極を下面側に、第2主電極を上面側にそれぞれ有する複数の半導体チップ3a～3fであって、前記複数の半導体チップ3a～3fが第1列および第2列を成して前記導電基板1a上に整列し、前記導電基板1a上に並列に接続された複数の半導体チップ3a～3fと、絶縁層11、前記絶縁層11の上面に配置された複数の上面導電層12a～12eおよび、前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層12fを有し、前記下面導電層12fが、前記半導体チップの前記第1列(3a～3c)と前記第2列(3d～3f)との間の前記導電基板1a上に配置された制御配線基板(11,12a～12f)と、を備える。
【選択図】図22
特許請求の範囲【請求項１】
導電基板と、
第１主電極を下面側に、第２主電極を上面側にそれぞれ有する複数の半導体チップであって、前記複数の半導体チップが第１列および第２列を成して前記導電基板上に整列し、前記導電基板上に並列に接続された複数の半導体チップと、
絶縁層、前記絶縁層の上面に配置された複数の上面導電層、および前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層を有し、前記下面導電層が、前記半導体チップの前記第１列と前記第２列との間の前記導電基板上に配置された制御配線基板と、
を備える半導体装置。
続きを表示（約 180 文字）【請求項２】
前記制御配線基板上に温度検出チップを備える
請求項１に記載の半導体装置。
【請求項３】
前記複数の上面導電層は、互いに並列に延伸し、幅広の領域が交互に配置する
請求項１又は２に記載の半導体装置。
【請求項４】
前記複数の上面導電層にそれぞれ端子を備えた
請求項１又は２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、パワー半導体素子を搭載する半導体装置（パワー半導体モジュール）に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１には、半導体パッケージが、第１のリードと１つ以上の半導体ダイの第１のボンドパッドとの間の第１の電気信号のための第１の伝送経路と、第１リードと１つ以上の半導体ダイの第２ボンドパッドとの間の第１電気信号のための第２の伝送経路と、を有する分配要素を備え、分配要素は、第１および第２の伝送路の間の伝送特性に差を生じさせる少なくとも１つの一体的に形成された回路要素を含むことが記載されている。
【０００３】
特許文献２には、並列に接続された複数の半導体素子の第１列と第２列の間に配置され、配列方向と平行して延伸したゲート配線層及びソース配線層を有する制御配線基板と、前記半導体素子のゲート電極と前記ゲート配線層とを接続するゲート配線部材と、前記半導体素子のソース電極とソース配線層とを接続するソース配線部材と、を備える半導体装置が記載されている。
【０００４】
特許文献３には、半導体装置が、ケースの積層基板を収納する収納部の周縁部に配置されたプリント基板を備え、前記プリント基板は制御端子を保持する端子ブロックをプリント基板上に備え、半導体チップのゲート電極と前記プリント基板をワイヤにより電気的に接続することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
米国特許出願公開第２０２１／０３８４１１１号明細書
特開２０２１－１４１２２０号公報
特開２０１９－７１５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のパワー半導体モジュールにおいて、絶縁回路基板の回路パターン上に半導体チップを搭載し、リードフレーム及びボンディングワイヤ等で半導体チップと絶縁回路基板上に前記絶縁回路基板とは別部材で設けられた制御配線基板との電気的接続を行う場合、制御配線基板に設けた配線と絶縁回路基板上のパターン層との沿面絶縁距離を確保するために制御配線基板の絶縁領域の幅を広く確保する必要があるという課題がある。
【０００７】
上記課題に鑑み、本開示は、制御配線基板の設置面積を低減することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施態様は、導電基板と、第１主電極を下面側に、第２主電極を上面側にそれぞれ有する複数の半導体チップであって、前記複数の半導体チップが第１列および第２列を成して前記導電基板上に整列し、前記導電基板上に並列に接続された複数の半導体チップと、絶縁層、前記絶縁層の上面に配置された複数の上面導電層および、前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層を有し、前記下面導電層が、前記半導体チップの前記第１列と前記第２列との間の前記導電基板上に配置された制御配線基板と、を備える半導体装置であることを要旨とする。
【０００９】
前記半導体装置は、前記制御配線基板上に温度検出チップを備えてよい。
【００１０】
また、前記半導体装置は、前記複数の上面導電層は、互いに並列に延伸し、幅広の領域が交互に配置してよい。
（【００１１】以降は省略されています）

関連特許