TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024073328
公報種別公開特許公報(A)
公開日2024-05-29
出願番号2022184467
出願日2022-11-17
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20240522BHJP(基本的電気素子)
要約【課題】制御配線基板の設置面積を低減することができる半導体装置を提供する。
【解決手段】導電基板1aと、第1主電極を下面側に、第2主電極を上面側にそれぞれ有する複数の半導体チップ3a~3fであって、前記複数の半導体チップ3a~3fが第1列および第2列を成して前記導電基板1a上に整列し、前記導電基板1a上に並列に接続された複数の半導体チップ3a~3fと、絶縁層11、前記絶縁層11の上面に配置された複数の上面導電層12a~12eおよび、前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層12fを有し、前記下面導電層12fが、前記半導体チップの前記第1列(3a~3c)と前記第2列(3d~3f)との間の前記導電基板1a上に配置された制御配線基板(11,12a~12f)と、を備える。
【選択図】図22
特許請求の範囲【請求項1】
導電基板と、
第1主電極を下面側に、第2主電極を上面側にそれぞれ有する複数の半導体チップであって、前記複数の半導体チップが第1列および第2列を成して前記導電基板上に整列し、前記導電基板上に並列に接続された複数の半導体チップと、
絶縁層、前記絶縁層の上面に配置された複数の上面導電層、および前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層を有し、前記下面導電層が、前記半導体チップの前記第1列と前記第2列との間の前記導電基板上に配置された制御配線基板と、
を備える半導体装置。
続きを表示(約 180 文字)【請求項2】
前記制御配線基板上に温度検出チップを備える
請求項1に記載の半導体装置。
【請求項3】
前記複数の上面導電層は、互いに並列に延伸し、幅広の領域が交互に配置する
請求項1又は2に記載の半導体装置。
【請求項4】
前記複数の上面導電層にそれぞれ端子を備えた
請求項1又は2に記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本開示は、パワー半導体素子を搭載する半導体装置(パワー半導体モジュール)に関する。
続きを表示(約 1,400 文字)【背景技術】
【0002】
特許文献1には、半導体パッケージが、第1のリードと1つ以上の半導体ダイの第1のボンドパッドとの間の第1の電気信号のための第1の伝送経路と、第1リードと1つ以上の半導体ダイの第2ボンドパッドとの間の第1電気信号のための第2の伝送経路と、を有する分配要素を備え、分配要素は、第1および第2の伝送路の間の伝送特性に差を生じさせる少なくとも1つの一体的に形成された回路要素を含むことが記載されている。
【0003】
特許文献2には、並列に接続された複数の半導体素子の第1列と第2列の間に配置され、配列方向と平行して延伸したゲート配線層及びソース配線層を有する制御配線基板と、前記半導体素子のゲート電極と前記ゲート配線層とを接続するゲート配線部材と、前記半導体素子のソース電極とソース配線層とを接続するソース配線部材と、を備える半導体装置が記載されている。
【0004】
特許文献3には、半導体装置が、ケースの積層基板を収納する収納部の周縁部に配置されたプリント基板を備え、前記プリント基板は制御端子を保持する端子ブロックをプリント基板上に備え、半導体チップのゲート電極と前記プリント基板をワイヤにより電気的に接続することが記載されている。
【先行技術文献】
【特許文献】
【0005】
米国特許出願公開第2021/0384111号明細書
特開2021-141220号公報
特開2019-71502号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
従来のパワー半導体モジュールにおいて、絶縁回路基板の回路パターン上に半導体チップを搭載し、リードフレーム及びボンディングワイヤ等で半導体チップと絶縁回路基板上に前記絶縁回路基板とは別部材で設けられた制御配線基板との電気的接続を行う場合、制御配線基板に設けた配線と絶縁回路基板上のパターン層との沿面絶縁距離を確保するために制御配線基板の絶縁領域の幅を広く確保する必要があるという課題がある。
【0007】
上記課題に鑑み、本開示は、制御配線基板の設置面積を低減することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の一実施態様は、導電基板と、第1主電極を下面側に、第2主電極を上面側にそれぞれ有する複数の半導体チップであって、前記複数の半導体チップが第1列および第2列を成して前記導電基板上に整列し、前記導電基板上に並列に接続された複数の半導体チップと、絶縁層、前記絶縁層の上面に配置された複数の上面導電層および、前記絶縁層よりも幅が狭く前記絶縁層の下面に配置された下面導電層を有し、前記下面導電層が、前記半導体チップの前記第1列と前記第2列との間の前記導電基板上に配置された制御配線基板と、を備える半導体装置であることを要旨とする。
【0009】
前記半導体装置は、前記制御配線基板上に温度検出チップを備えてよい。
【0010】
また、前記半導体装置は、前記複数の上面導電層は、互いに並列に延伸し、幅広の領域が交互に配置してよい。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士電機株式会社
戸閉装置
1か月前
富士電機株式会社
半導体装置
26日前
富士電機株式会社
半導体装置
13日前
富士電機株式会社
半導体装置
今日
富士電機株式会社
半導体装置
26日前
富士電機株式会社
半導体装置
26日前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
自動販売機
11日前
富士電機株式会社
半導体装置
4日前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
今日
富士電機株式会社
半導体装置
今日
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
ショーケース
26日前
富士電機株式会社
電力変換装置
25日前
富士電機株式会社
省エネ制御装置
13日前
富士電機株式会社
無停電電源装置
1か月前
富士電機株式会社
燃料電池発電装置
1か月前
富士電機株式会社
半導体モジュール
1か月前
富士電機株式会社
電力変換システム
4日前
富士電機株式会社
応力解析システム
18日前
富士電機株式会社
プロセッサシステム
1か月前
富士電機株式会社
金属検知用アンテナ
1か月前
富士電機株式会社
炭化珪素半導体装置
4日前
富士電機株式会社
レーザ式ガス分析計
18日前
富士電機株式会社
冷却器、電力変換装置
1か月前
富士電機株式会社
半導体装置の製造方法
1か月前
富士電機株式会社
冷凍機および熱交換器
今日
富士電機株式会社
試験装置および試験方法
1か月前
富士電機株式会社
遅延装置および遅延方法
1か月前
富士電機株式会社
集積回路、及び電源回路
6日前
富士電機株式会社
ファームウェア管理装置
19日前
富士電機株式会社
端末、方法及びプログラム
1か月前
富士電機株式会社
ヒートポンプ式蒸気生成装置
4日前
富士電機株式会社
ヒートポンプ式蒸気生成装置
4日前
富士電機株式会社
半導体装置及びその製造方法
1か月前
続きを見る