特許ウォッチ

公開番号2024049992
公報種別公開特許公報(A)
公開日2024-04-10
出願番号2022156544
出願日2022-09-29
発明の名称ボルテージレギュレータ
出願人エイブリック株式会社
代理人
主分類G05F 1/56 20060101AFI20240403BHJP(制御;調整)
要約【課題】簡潔な回路構成のまま、非レギュレーション状態における消費電流を抑制可能なボルテージレギュレータを提供する。
【解決手段】ボルテージレギュレータ1Aは、制御電圧を受けて出力電圧を出力する出力トランジスタと、出力電圧に基づく電圧と基準電圧の差を増幅した増幅信号を出力する誤差増幅回路25と、前記増幅信号が入力され、出力トランジスタへ前記制御電圧を出力するソース接地増幅回路20Aと、非レギュレーション状態か否かにそれぞれ対応する信号レベルを含む検出信号をソース接地増幅回路へ出力する非レギュレーション状態検出回路30とを備え、ソース接地増幅回路は、出力トランジスタの制御端子としてのゲート24gと第1の電源端子としてのGND端子12の間を接続する複数個の並列な経路であって、非レギュレーション状態で導通状態の経路15と、非レギュレーション状態で開状態の経路16を含む電流制御回路26Aを有する。
【選択図】図1
特許請求の範囲【請求項１】
制御電圧を受ける制御端子を有し、出力電圧を出力する出力トランジスタと、
前記出力電圧に基づく電圧と基準電圧との差を増幅した増幅信号を出力する誤差増幅回路と、
前記増幅信号が入力され、前記制御端子に前記制御電圧を出力するソース接地増幅回路と、
レギュレーション状態か非レギュレーション状態かにそれぞれ対応する信号レベルを含む検出信号を前記ソース接地増幅回路へ出力する非レギュレーション状態検出回路と、を備え、
前記ソース接地増幅回路は、前記出力トランジスタの前記制御端子と第１の電源電圧を供給する第１の電源端子との間を、それぞれ、前記検出信号の前記信号レベルに応じて開状態及び閉状態の何れか一方に切替可能な複数個の並列な経路を有する電流制御回路を備え、
前記経路は、前記非レギュレーション状態で電流が流れる導通状態の第１の経路と、前記非レギュレーション状態で前記開状態に切り替えられる第２の経路とを含むことを特徴とするボルテージレギュレータ。
続きを表示（約 2,200 文字）【請求項２】
前記電流制御回路は、前記複数個の並列な経路にそれぞれ設けられ、前記出力トランジスタの前記制御端子と接続される第１端子と、前記増幅信号を受ける制御端子と、第２端子とを含む前記複数個の電流制御トランジスタと、
前記第２の経路に設けられる前記電流制御トランジスタの第２端子と接続される第１端子と、前記第１の電源端子と接続される第２端子と、前記検出信号を受ける制御端子とを含み、前記検出信号の前記信号レベルに応じて開状態及び閉状態の何れか一方に切替可能なパストランジスタと、を有し、
前記パストランジスタは、前記非レギュレーション状態で前記開状態に切り替えられる請求項１に記載のボルテージレギュレータ。
【請求項３】
前記非レギュレーション状態で前記開状態に切り替えられる経路は、前記第２の経路を含めて２個以上である請求項２に記載のボルテージレギュレータ。
【請求項４】
前記非レギュレーション状態で前記開状態に切り替えられる経路は、前記第２の経路と、第３の経路とを含み、
前記第２の経路に設けられる前記電流制御トランジスタの第２端子と、前記第３の経路に設けられる前記電流制御トランジスタの第２端子とが、接続されている請求項２に記載のボルテージレギュレータ。
【請求項５】
前記電流制御回路は、前記非レギュレーション状態で前記開状態に切り替えられる第３の経路をさらに含み、
前記電流制御回路は、前記複数個の並列な経路にそれぞれ設けられ、前記出力トランジスタの前記制御端子と接続される第１端子と、前記増幅信号を受ける制御端子と、第２端子とを含む前記複数個の電流制御トランジスタと、
前記第２の経路に設けられる前記電流制御トランジスタの第２端子と接続される第１端子と、前記第１の電源端子と接続される第２端子と、前記検出信号を受ける制御端子とを含み、前記検出信号の前記信号レベルに応じて開状態及び閉状態の何れか一方に切替可能な第１のパストランジスタと、
前記第３の経路に設けられる前記電流制御トランジスタの第２端子と接続される第１端子と、前記第１の電源端子と接続される第２端子と、前記検出信号を受ける制御端子とを含み、前記検出信号の前記信号レベルに応じて開状態及び閉状態の何れか一方に切替可能な第２のパストランジスタと、を有し、
前記第１のパストランジスタ及び前記第２のパストランジスタは、前記非レギュレーション状態で前記開状態に切り替えられる請求項１に記載のボルテージレギュレータ。
【請求項６】
前記電流制御回路は、前記出力トランジスタの前記制御端子と前記第１の電源端子との間に並列に接続され、前記増幅信号を受ける制御端子を含む前記複数個の電流制御トランジスタと、
前記検出信号の前記信号レベルに応じて、前記第２の経路に設けられた前記電流制御トランジスタの制御端子と前記誤差増幅回路との間を開放する開状態と、前記第２の経路に設けられた前記電流制御トランジスタの制御端子と前記誤差増幅回路との間を接続する閉状態とを切替可能な切替回路と、を有し、
前記切替回路は、前記非レギュレーション状態で前記開状態に切り替えられる請求項１に記載のボルテージレギュレータ。
【請求項７】
前記切替回路は、前記第２の経路に設けられた前記電流制御トランジスタの制御端子の接続先を切替可能に構成され、前記閉状態では前記接続先が前記誤差増幅回路に切り替えられる一方、前記開状態では前記接続先が第１の電源端子に切り替えられる請求項６に記載のボルテージレギュレータ。
【請求項８】
前記切替回路は、
前記誤差増幅回路と接続される第１端と、
前記第２の経路に設けられた前記電流制御トランジスタの制御端子と接続される第２端と、
前記検出信号を受ける制御端と、
第１のＰＭＯＳトランジスタと第１のＮＭＯＳトランジスタの対であり、前記切替回路の第１端と接続される第１端と、前記切替回路の第２端と接続される第２端とを有する第１のトランジスタ対と、
第２のＰＭＯＳトランジスタと第２のＮＭＯＳトランジスタの対であり、前記第１の電源端子と接続される第１端と、前記切替回路の第２端及び前記第１のトランジスタ対の第２端と接続される第２端とを有する第２のトランジスタ対と、
前記第１のＰＭＯＳトランジスタのゲートと前記第１のＮＭＯＳトランジスタのゲートとの間を接続する第１のインバータと、
前記第２のＰＭＯＳトランジスタのゲートと前記第２のＮＭＯＳトランジスタのゲートとの間を接続する第２のインバータと、を有する請求項６又は７に記載のボルテージレギュレータ。
【請求項９】
前記電流制御回路は、前記複数個の並列な経路にそれぞれ設けられ、前記出力トランジスタの前記制御端子と接続される第１端子と、前記増幅信号を受ける制御端子と、第２端子とを含む前記複数個の電流制御トランジスタを有し、
前記ソース接地増幅回路は、一端が第２の電源電圧を供給する第２の電源端子に接続され、他端が前記複数個の電流制御トランジスタの各第１端子及び前記出力トランジスタの前記制御端子に接続された電流電圧変換回路を有することを特徴とする請求項１に記載のボルテージレギュレータ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ボルテージレギュレータに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ボルテージレギュレータの一例である低ドロップアウトレギュレータ（以下、「ＬＤＯ」とする）は、電源電圧ＶＤＤに基づいて出力電圧ＶＯＵＴを調節する直流（ＤＣ）リニア電圧レギュレータである。電源電圧ＶＤＤが出力電圧ＶＯＵＴによって定められている基準電圧ＶＲＥＦより大きい状態（以下、「レギュレーション状態」とする）にある場合、ＬＤＯは電源電圧ＶＤＤをレギュレートして出力電圧ＶＯＵＴを生成する。一方、電源電圧ＶＤＤが基準電圧ＶＲＥＦより小さい状態（以下、「非レギュレーション状態」とする）になると、ＬＤＯの消費電流は、レギュレーション状態である時と比較して大幅に増加する可能性がある。この消費電流の増加は、数十倍、数百倍、数千倍になることもある。
【０００３】
非レギュレーション状態における消費電流の増加の対策として、最小ドロップアウト電圧回路を備えるＬＤＯが開示されている（例えば、特許文献１参照）。最小ドロップアウト電圧回路は、基準電圧ＶＲＥＦが電源電圧ＶＤＤから最小ドロップアウト電圧ＶＭＩＮを引いた値を維持するように動作することで、ＬＤＯが非レギュレーション状態になることを防いでいる。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第２０２０／０２７８７１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に開示される従前のボルテージレギュレータは回路規模が膨大で複雑である。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、簡潔な回路構成のまま、非レギュレーション状態における消費電流を抑制可能なボルテージレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本出願に係るボルテージレギュレータは、制御電圧を受ける制御端子を有し、出力電圧を出力する出力トランジスタと、前記出力電圧に基づく電圧と基準電圧との差を増幅した増幅信号を出力する誤差増幅回路と、前記増幅信号が入力され、前記制御端子に前記制御電圧を出力するソース接地増幅回路と、レギュレーション状態か非レギュレーション状態かにそれぞれ対応する信号レベルを含む検出信号を前記ソース接地増幅回路へ出力する非レギュレーション状態検出回路と、を備え、前記ソース接地増幅回路は、前記出力トランジスタの前記制御端子と第１の電源電圧を供給する第１の電源端子との間を、それぞれ、前記検出信号の前記信号レベルに応じて開状態及び閉状態の何れか一方に切替可能な複数個の並列な経路を有する電流制御回路を備え、前記経路は、前記非レギュレーション状態で電流が流れる導通状態の第１の経路と、前記非レギュレーション状態で前記開状態に切り替えられる第２の経路とを含むことを特徴とする。
【発明の効果】
【０００８】
本出願に係るボルテージレギュレータによれば、簡潔な回路構成のまま、非レギュレーション状態における消費電流を抑制することができる。
【図面の簡単な説明】
【０００９】
本発明の第１の実施形態に係るボルテージレギュレータの構成を示す回路図である。
実施形態に係るボルテージレギュレータが備える非レギュレーション状態検出回路の一例を示す回路図である。
本発明の第２の実施形態に係るボルテージレギュレータの構成を示す回路図である。
第２の実施形態に係るボルテージレギュレータが備える切替回路の構成例を示す回路図である。
第１の実施形態に係るボルテージレギュレータが備える電流制御回路の変形例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態に係るボルテージレギュレータについて、図面を参照して説明する。
（【００１１】以降は省略されています）

関連特許