特許ウォッチ

公開番号2024036808
公報種別公開特許公報(A)
公開日2024-03-18
出願番号2022141289
出願日2022-09-06
発明の名称電圧出力回路
出願人アズビル株式会社
代理人個人
主分類G05F 1/56 20060101AFI20240311BHJP(制御;調整)
要約【課題】大きな負荷容量に対して位相特性が安定している低消費電力の電圧出力回路を実現する。
【解決手段】電圧出力回路は、基準電圧Vrefを生成する電圧生成回路1と、基準電圧Vrefを非反転入力とする差動増幅回路2と、差動増幅回路2の出力を入力とするソースフォロア回路3と、差動増幅回路の出力を入力とし、出力が電圧出力端子OUTに接続されたソースフォロア回路4と、ソースフォロア回路3の出力と差動増幅回路の反転入力とを接続する帰還回路5とを備える。ソースフォロア回路3を構成するトランジスタQ1のゲート-ソース電圧とソースフォロア回路4を構成するトランジスタQ2のゲート-ソース電圧は、等しい値に設定されている。
【選択図】図1
特許請求の範囲【請求項１】
基準電圧を生成するように構成された電圧生成回路と、
前記基準電圧を非反転入力とする差動増幅回路と、
前記差動増幅回路の出力を入力とする第１のソースフォロア回路と、
前記差動増幅回路の出力を入力とし、出力が電圧出力端子に接続された第２のソースフォロア回路と、
前記第１のソースフォロア回路の出力と前記差動増幅回路の反転入力とを接続する帰還回路とを備え、
前記第１のソースフォロア回路を構成する第１のトランジスタと前記第２のソースフォロア回路を構成する第２のトランジスタのゲート－ソース電圧が等しい値に設定されていることを特徴とする電圧出力回路。
続きを表示（約 670 文字）【請求項２】
請求項１記載の電圧出力回路において、
電圧出力回路の前記電圧出力端子毎に前記第２のソースフォロア回路を備えることを特徴とする電圧出力回路。
【請求項３】
請求項１または２記載の電圧出力回路において、
前記第１のソースフォロア回路は、
ゲートが前記差動増幅回路の出力端子に接続され、ドレインが電源電圧に接続された前記第１のトランジスタと、
一端が第１のソースフォロア回路の出力である前記第１のトランジスタのソースに接続され、他端がグランドに接続された第１の電流源とから構成され、
前記第２のソースフォロア回路は、
ゲートが前記差動増幅回路の出力端子に接続され、ドレインが前記電源電圧に接続された前記第２のトランジスタと、
一端が第２のソースフォロア回路の出力である前記第２のトランジスタのソースに接続され、他端がグランドに接続された第２の電流源とから構成されることを特徴とする電圧出力回路。
【請求項４】
請求項３記載の電圧出力回路において、
前記第１のトランジスタのゲート－ソース電圧と前記第２のトランジスタのゲート－ソース電圧とが等しくなるように、前記第１、第２の電流源の電流値と前記第１、第２のトランジスタのサイズとが設定されていることを特徴とする電圧出力回路。
【請求項５】
請求項１または２記載の電圧出力回路において、
前記電圧出力端子に接続された容量をさらに備えることを特徴とする電圧出力回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、一定の電圧を低インピーダンスで出力する電圧出力回路に関するものである。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ＩＣ（Integrated Circuit）内部のアナログ回路において、アナログ電圧の入出力などにおけるシグナルグランドなど、一定の電圧を低インピーダンスで出力する用途が存在する。シグナルグランド等の電圧出力の方法として、抵抗分圧回路等で電圧を発生させて、演算増幅回路を使用したボルテージフォロア回路などによってインピーダンス変換を行う方法が考えられる（特許文献１参照）。
【０００３】
図４は従来の電圧出力回路の構成例を示す回路図である。この構成では、抵抗Ｒ１００，Ｒ１０１からなる抵抗分圧回路によって電圧を発生させ、演算増幅回路１００と、トランジスタＱ１００と電流源ＩＳ１００からなるソースフォロア回路との組み合わせによってインピーダンス変換を行っている。図４の例では、演算増幅回路１００とソースフォロア回路（Ｑ１００，ＩＳ１００）によって負帰還回路を構成しているが、通常の演算増幅器のみのボルテージフォロア回路でも同様のインピーダンス変換の効果が期待できる。
【０００４】
図４に示した構成の注意点として、出力端子ＯＵＴに設計仕様を上回る負荷容量ＣＬが接続されると、位相特性が不安定になる傾向がある。位相特性が不安定になる原因は、ボルテージフォロア回路の出力トランジスタＱ１００と負荷容量ＣＬとによって形成される極によって、負帰還回路の位相余裕が悪化するためである。
【０００５】
通常のＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路で演算増幅回路を設計する場合、演算増幅回路に接続する出力回路としては、ソースフォロア回路またはソース接地回路を用いるのが一般的である。これらソースフォロア回路またはソース接地回路における極の角周波数ωｐは、出力トランジスタのトランスコンダクタンスｇｍと負荷容量ＣＬから、ωｐ＝ｇｍ／ＣＬ程度の値となる（ソース接地回路の場合は、位相保証容量による極分離の効果を利用した場合の値）。
【０００６】
演算増幅回路のユニティゲイン角周波数をωｕとすると、ボルテージフォロア回路の位相特性を安定させる条件は、極の角周波数ωｐがユニティゲイン角周波数ωｕの２倍程度のマージンを確保すること（２ωｕ≦ωｐ）であり、出力トランジスタのトランスコンダクタンスｇｍの条件に言い換えれば、ｇｍ≧２ωｕ／ＣＬを満たすことである。負荷容量ＣＬが大きい場合、位相特性を安定させる条件を満たすためには、出力トランジスタのトランスコンダクタンスｇｍを相応に大きくする必要がある。
【０００７】
一般的に、ＩＣ内部回路で電圧出力回路を使用する場合には負荷容量ＣＬは大きくても数ｐＦ程度の容量となるが、特殊な用途の場合は、１００～１０００ｐＦ程度の容量になることも考えられる。例えば、以下の（I）～（III）のようなケースが考えられる。
【０００８】
（I）ＩＣ外部に電圧出力を行う場合で、ＩＣ外部に負荷容量が接続されるケース。
（II）高周波数におけるインピーダンスを下げるために、大容量を接続したいケース。
（III）複数の信号に対する基準電圧を生成する場合に、クロストークを避けたいケース。
【０００９】
これら（I）～（III）のケースで、回路の位相特性を安定させたい場合には、出力トランジスタのトランスコンダクタンスｇｍを相応に大きくする必要がある。しかしながら、トランスコンダクタンスｇｍを上げるには、出力トランジスタの電流値を大きくする必要があるため、回路の消費電流が大きくなるという課題があった。
【００１０】
また、上記の複数信号のクロストークの問題を避けるには、大きな負荷容量ＣＬを接続してインピーダンスを下げる方法の他に、信号系統ごとに個別に電圧出力回路を設ける方法もある。しかしながら、複数の電圧出力回路を設ける場合、バッファ用のアンプ回路が系統数分必要になるので消費電流が大きくなる。
【先行技術文献】
【特許文献】
（【００１１】以降は省略されています）

関連特許