特許ウォッチ

公開番号2024002081
公報種別公開特許公報(A)
公開日2024-01-11
出願番号2022101063
出願日2022-06-23
発明の名称ルテニウム含有薄膜の製造方法
出願人東ソー株式会社
代理人
主分類C23C 16/18 20060101AFI20231228BHJP(金属質材料への被覆;金属質材料による材料への被覆;化学的表面処理;金属質材料の拡散処理;真空蒸着,スパッタリング,イオン注入法,または化学蒸着による被覆一般;金属質材料の防食または鉱皮の抑制一般)
要約【課題】CVD法又はALD法により、より簡便に領域選択的にルテニウム含有薄膜を製造することができる、製造方法を提供すること。
【解決手段】ルテニウム化合物を原料として使用した、CVD法又はALD法によるルテニウム含有薄膜の製造方法であって、ルテニウム化合物と1種類以上の還元性ガスとを使用し、領域選択的にルテニウム含有薄膜を製造することを特徴とする、ルテニウム含有薄膜の製造方法により解決する。
【選択図】図1
特許請求の範囲【請求項１】
ルテニウム化合物を原料として使用した、ＣＶＤ法又はＡＬＤ法によるルテニウム含有薄膜の製造方法であって、ルテニウム化合物と１種類以上の還元性ガスとを使用し、領域選択的にルテニウム含有薄膜を製造することを特徴とする、ルテニウム含有薄膜の製造方法。
続きを表示（約 700 文字）【請求項２】
ルテニウム化合物が、一般式（１ＡＢ）
JPEG
2024002081000004.jpg
30
75
（式中、Ｒ
１
及びＲ
２
は各々独立に、水素原子又は炭素数１～６のアルキル基を表し、Ｒ
３
、Ｒ
４
及びＺは各々独立に、水素原子又は炭素数１～６のアルキル基を表す。Ｚは酸素原子又はＣＨを表す。）で示される請求項１に記載のルテニウム含有薄膜の製造方法。
【請求項３】
Ｒ
１
及びＲ
２
が炭素数１～４のアルキル基であり、Ｒ
３
及びＲ
４
がメチル基であり、Ｚが酸素原子又はＣＨである請求項２に記載のルテニウム含有薄膜の製造方法。
【請求項４】
Ｒ
１
がエチル基であり、Ｒ
２
が水素原子であり、Ｒ
３
及びＲ
４
がメチル基であり、Ｚが酸素原子又はＣＨである請求項２に記載のルテニウム含有薄膜の製造方法。
【請求項５】
還元性ガスとして、アンモニアガスを用いる、請求項１～４のいずれかに記載のルテニウム含有膜の製造方法。
【請求項６】
還元性ガスとして、アンモニアガスと水素ガスの両方を用いる、請求項１～４のいずれかに記載のルテニウム含有薄膜の製造方法。
【請求項７】
ルテニウム化合物と１種類以上の還元性ガスとを含む、領域選択性ルテニウム含有薄膜製造用セット。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体デバイスの製造用原料として有用な金属錯体を材料として用いることにより作製する、金属含有薄膜の製造方法に関するものである。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ルテニウムは、高い導電性を示すこと、導電性酸化物が形成可能であること、仕事関数が高いこと、エッチング特性にも優れること、銅との格子整合性に優れることなどの特長を持つことから、ＤＲＡＭなどのメモリー電極、ゲート電極、銅配線シード層／密着層などの材料として注目を集めている。次世代の半導体デバイスには、記憶容量や応答性をさらに向上させる目的のため、高度に細密化され、かつ高度に三次元化されたデザインが採用されている。したがって次世代の半導体装置を構成する材料としてルテニウムを使用するためには、三次元化された基板上に数ナノ～数十ナノメートル程度の厚みのルテニウム含有薄膜を均一に形成する技術の確立が必要とされている。三次元化された基板上にルテニウム含有薄膜を製造するための技術としては、原子層堆積法（ＡＬＤ法）や化学気相蒸着法（ＣＶＤ法）など、化学反応に基づく気相蒸着法の活用が有力視されている。
【０００３】
半導体素子製造において、ＣＶＤ法又はＡＬＤ法により薄膜を形成するためには、適度な気化特性と熱安定性を持つ、安定した供給量で気化させることの出来る材料が選択される。さらに複雑な三次元構造の表面に均一な厚みで薄膜を形成出来ることも必要な条件のひとつである。さらに安定した供給量で気化させるためには、供給時には液体である方が好ましい。
【０００４】
ＣＶＤ法又はＡＬＤ法によりルテニウム含有薄膜を形成するための原料として、ビス（エチルシクロペンタジエニル）ルテニウムや（η
５
－２，４－ジメチルペンタジエニル）（η
５
－エチルシクロペンタジエニル）ルテニウムや（η
５
－２，４－ジメチル－１－オキサ－２，４－ペンタジエニル）（η
５
－エチルシクロペンタジエニル）ルテニウムなどの二価のルテニウム化合物の使用が検討されている。
【先行技術文献】
【非特許文献】
【０００５】
Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｃ２０１４，１１８，１０９５７－１０９６２
ＡＣＳＮＡＮＯＶｏｌ．９，Ｎｏ．９，８７１０－８７１７（２０１５）
【特許文献】
【０００６】
特開２０２１－１０５１９６号公報
特開２０２２－０１７８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、半導体デバイスの微細化に伴い、３０ｎｍ以下の微細パターンを形成する技術が要求されている。しかし、従来のリソグラフィーによる方法では、光学的要因等により技術的に困難になってきている。そこで、ＣＶＤ法又はＡＬＤ法により、基板上に直接、領域選択的に膜を製造することでパターンを形成する方法が提案されている。(非特許文献１及び２、特許文献１及び２参照)
例えば、表面処理剤を用いて、互いに材質が異なる２以上の基板領域を処理することで、片方の領域のみに選択的に、ＡＬＤ法やＣＶＤ法に対するブロッキング性能を有する化学修飾を施し、もう一方の領域にのみ領域選択的に膜を製造する技術などが報告されている。しかしながら、このような手法で基板表面を改質させるためには、表面処理剤を基板表面に吸着させて処理する工程に加え、基板表面に吸着した処理剤を、加熱等により離脱させる除去工程が追加で発生するというデメリットがある。
【０００８】
そこで本発明は、より簡便に領域選択的に膜を製造することができる製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは上述の現状に鑑み、鋭意検討を重ねた結果、ルテニウム化合物を原料として使用し、ＣＶＤ法又はＡＬＤ法によって、特定の反応条件で成膜することで、領域選択的にルテニウム含有薄膜を製造する手法を見出し、本発明を完成するに至った。
【００１０】
すなわち本発明は、以下の実施形態を含むものである。
（【００１１】以降は省略されています）

関連特許