特許ウォッチ

公開番号2023079140
公報種別公開特許公報(A)
公開日2023-06-07
出願番号2022047078
出願日2022-03-23
発明の名称情報処理システム、情報処理方法及び情報処理プログラム
出願人株式会社DATAFLUCT
代理人弁理士法人IPX
主分類G06N 20/00 20190101AFI20230531BHJP(計算;計数)
要約【課題】学習器に入力データを入力することで得られる学習モデルを用いた予測を行う際に、入力データに応じて学習条件を設定する情報処理システムを提供する。
【解決手段】情報処理システム1において、情報処理装置2は、制御部を備える。制御部は、入力データに関するデータ情報を提示可能な入力領域と、入力データを用いた学習モデルの学習条件を設定可能な学習領域と、入力領域と学習領域とを対応付ける第1の外部コネクタと、を含む学習画面を生成するステップを実行することを含む。
【選択図】図1
特許請求の範囲【請求項１】
情報処理システムであって、
制御部を備え、
前記制御部は、次の各ステップを実行するように構成され、
第１の生成ステップでは、入力データに関するデータ情報を提示可能な入力領域と、前記入力データを用いた学習モデルの学習条件を設定可能な学習領域と、前記入力領域と前記学習領域とを対応付ける第１の外部コネクタと、を含む学習画面を生成する、もの。
続きを表示（約 1,000 文字）【請求項２】
請求項１に記載の情報処理システムにおいて、
前記入力領域は、複数の入力内部領域と、前記入力内部領域の間を接続する第１の内部コネクタと、を含み、
前記入力内部領域のそれぞれは、前記入力データに対する操作の単位を示す、もの。
【請求項３】
請求項２に記載の情報処理システムにおいて、
前記入力内部領域の１つは、少なくともユーザからの前記入力データの入力を受付可能な受付領域を含む、もの。
【請求項４】
請求項１～請求項３の何れか１つに記載の情報処理システムにおいて、
前記学習領域は、複数の学習内部領域と、前記学習内部領域の間を接続する第２の内部コネクタと、を含み、
前記学習内部領域のそれぞれは、前記学習条件の設定の単位を示す、もの。
【請求項５】
請求項４に記載の情報処理システムにおいて、
前記学習内部領域の１つは、少なくとも前記学習モデルへの前記入力データの入力態様を指定可能な指定領域を含む、もの。
【請求項６】
請求項１～請求項５の何れか１つに記載の情報処理システムにおいて、
前記学習画面は、前記入力データを用いた前記学習モデルの出力に関する結果情報を表す結果領域と、前記学習領域と前記結果領域とを対応付ける第２の外部コネクタと、を含む、もの。
【請求項７】
請求項１～請求項６の何れか１つに記載の情報処理システムにおいて、
さらに、第２の生成ステップでは、切替領域に対するユーザの切替操作に応じて運用画面を生成し、ここで、前記運用画面には、前記学習モデルのデータフローを示すパイプラインが表示される、もの。
【請求項８】
請求項７に記載の情報処理システムにおいて、
異なる複数の前記入力データを用いて前記学習モデルの再学習が行われる場合、前記パイプラインは、当該入力データごとに生成される前記学習モデルごとに表示される、もの。
【請求項９】
請求項７又は請求項８に記載の情報処理システムにおいて、
前記パイプラインは、前記学習モデルの特徴量に応じてクラスタリングされる前記学習モデルごとに表示される、もの。
【請求項１０】
情報処理方法であって、
請求項１～請求項９の何れか１つに記載の情報処理システムの各ステップを含む、方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、情報処理システム、情報処理方法及び情報処理プログラムに関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来技術として、学習器に関する下記の文献が挙げられる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１７７４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
学習器に入力データを入力することで得られる学習モデルを用いた予測を行う際に、入力データに応じて学習条件を設定する必要がある。このような学習条件の設定には、データサイエンスに関する知見が比較的高い水準で求められることがある。
【課題を解決するための手段】
【０００５】
（１）本発明の一態様によれば、情報処理システムが提供される。この情報処理システムは、制御部を備える。制御部は、次の各ステップを実行するように構成される。第１の生成ステップでは、入力データに関するデータ情報を提示可能な入力領域と、入力データを用いた学習モデルの学習条件を設定可能な学習領域と、入力領域と学習領域とを対応付ける第１の外部コネクタと、を含む学習画面を生成する。
【図面の簡単な説明】
【０００６】
情報処理システム１を表す構成図である。
情報処理装置２のハードウェア構成を示すブロック図である。
ユーザ端末３のハードウェア構成を示すブロック図である。
制御部２３が備える機能部の一例を示す図である。
情報処理システム１において実行される情報処理の流れの一例を示すアクティビティ図である。
表示部３４に表示される学習画面１３の一例を示す図である。
表示部３４に表示される運用画面１４の一例を示す図である。
運用画面１４の変形例を示す図である。
【発明を実施するための形態】
【０００７】
以下、図面を用いて本発明の実施形態について説明する。以下に示す実施形態中で示した各種特徴事項は、互いに組み合わせ可能である。特に、本明細書において「部」とは、例えば、広義の回路によって実施されるハードウェア資源と、これらのハードウェア資源によって具体的に実現されうるソフトウェアの情報処理とを合わせたものも含みうる。また、本実施形態においては様々な情報を取り扱うが、これら情報は、０又は１で構成される２進数のビット集合体として信号値の高低によって表されるか、信号値の物理的な数値によって表されるか、又は量子的な重ね合わせによって表されるかによらず、広義の回路上で通信・演算が実行されうる。
【０００８】
また、広義の回路とは、回路（Ｃｉｒｃｕｉｔ）、回路類（Ｃｉｒｃｕｉｔｒｙ）、プロセッサ（Ｐｒｏｃｅｓｓｏｒ）、及びメモリ（Ｍｅｍｏｒｙ）等を少なくとも適当に組み合わせることによって実現される回路である。すなわち、特定用途向け集積回路（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：ＡＳＩＣ）、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（ＳｉｍｐｌｅＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ：ＳＰＬＤ）、複合プログラマブル論理デバイス（ＣｏｍｐｌｅｘＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ：ＣＰＬＤ）、及びフィールドプログラマブルゲートアレイ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ：ＦＰＧＡ））等を含むものである。
【０００９】
また、実施形態中に登場するソフトウェアを実現するためのプログラムは、サーバからダウンロード可能な態様で実施してもよいし、クラウドコンピュータ上でプログラムの実行がなされてもよいし、不揮発性又は揮発性の非一時的な記憶媒体に記憶させて頒布されてもよい。
【００１０】
１．ハードウェア構成
本節では、ハードウェア構成について説明する。
（【００１１】以降は省略されています）

関連特許