特許ウォッチ

公開番号2025169650
公報種別公開特許公報(A)
公開日2025-11-14
出願番号2024074553
出願日2024-05-01
発明の名称チップ状電子部品、チップ状電子部品の製造方法、及びチップ状電子部品の実装方法
出願人京セラ株式会社
代理人個人,個人
主分類H01G 4/30 20060101AFI20251107BHJP(基本的電気素子)
要約【課題】基板への実装性が向上されたチップ状電子部品、チップ状電子部品の製造方法、及びチップ状電子部品の実装方法を提供する。
【解決手段】積層セラミックコンデンサ1は、第1面7a及び第2面7bと、第3面8a及び第4面8bと、第5面9a及び第6面9bとを有する略直方体状の基部16と、基部16の第1面7aから突出する第1薄肉部12aと、基部16の第2面7bから突出する第2薄肉部12bと、第1薄肉部12aを覆う第1外部電極3と、第2薄肉部12bを覆う第2外部電極4と、を含む。第1外部電極3は、第1下地導電層13aと第1めっき層14aと、を有し、第2外部電極4は、第2下地導電層13bと第2めっき層14bと、を有する。
【選択図】図1C
特許請求の範囲【請求項１】
互いに対向する第１面及び第２面と、前記第１面及び第２面に連なり、互いに対向する第３面及び第４面と、前記第１面及び第２面並びに前記第３面及び第４面に連なり、互いに対向する第５面及び第６面とを有する略直方体状の基部と、
前記基部の前記第１面から突出する第１薄肉部と、
前記基部の前記第２面から突出する第２薄肉部と、
前記第１薄肉部を覆い、前記第５面を含む第１仮想平面及び前記第６面を含む第２仮想平面間にわたって形成された第１外部電極と、
前記第２薄肉部を覆い、前記第１仮想平面及び前記第２仮想平面間にわたって形成された第２外部電極と、を含み、
前記第１薄肉部は、前記第１仮想平面に臨む第１表面及び前記第２仮想平面に臨む第２表面を有し、
前記第２薄肉部は、前記第１仮想平面に臨む第３表面及び前記第２仮想平面に臨む第４表面を有し、
前記第１外部電極は、前記第１表面に積層される第１下地導電層と、前記第２表面に積層される第２下地導電層と、前記第１下地導電層と前記第１仮想平面との間及び前記前記第２下地導電層と前記第２仮想平面との間、並びに前記第１表面と前記第２表面間の前記第１薄肉部の表面にわたって積層される第１めっき層と、を有し、
前記第２外部電極は、前記第３表面に積層される第３下地導電層と、前記第４表面に積層される第４下地導電層と、前記第３下地導電層と前記第１仮想平面との間及び前記第４下地導電層と前記第２仮想平面との間、並びに前記第３表面と前記第４表面間の前記第２薄肉部の表面にわたって積層される第２めっき層と、を有する、チップ状電子部品。
続きを表示（約 2,500 文字）【請求項２】
前記第１めっき層は、前記第１仮想平面と略同一平面を成す第１めっき層表面及び前記第２仮想平面と略同一面を成す第２めっき層表面を有し、
前記第２めっき層は、前記第１仮想平面と略同一平面を成す第３めっき層表面及び前記第２仮想平面と略同一平面を成す第４めっき層表面を有する、請求項１に記載のチップ状電子部品。
【請求項３】
複数のセラミックグリーンシートを積層し、第１外部電極を形成するための第１薄肉部及び第２外部電極を形成するための第２薄肉部、並びに第１薄肉部、及び第２薄肉部上に配置された下地導電層、を有する母積層体を得る工程と、
前記母積層体を切断して個片化した複数の素体前駆体を得る工程と、
前記複数の素体前駆体を焼成する工程と、
焼成後の前記複数の素体前駆体の第１薄肉部及び第２薄肉部に、前記下地導電層の表面上に位置するめっき層を形成して、前記第１外部電極及び前記第２外部電極を得る工程と、を含むチップ状電子部品の製造方法。
【請求項４】
前記母積層体を得る工程は、
支持シート上の前記第１外部電極を形成するための領域に、第１焼成ダミー部材を印刷する工程と、
前記第１焼成ダミー部材上に第１導電性ペーストを印刷する工程と、
前記支持シート上の前記第２外部電極を形成するための領域に、第２焼成ダミー部材を印刷する工程と、
前記第２焼成ダミー部材上に第２導電性ペーストを印刷する工程と、
前記第１外部電極及び前記第２外部電極が形成されない領域に、誘電体ペーストを印刷する工程と、
前記誘電体ペーストが印刷された母積層体に、前記セラミックグリーンシートを積層する工程と、を含む、請求項３に記載のチップ状電子部品の製造方法。
【請求項５】
前記第１焼成ダミー部材及び前記第２焼成ダミー部材は、ジルコニア粉末を主材としたペーストである、請求項４に記載のチップ状電子部品の製造方法。
【請求項６】
前記第１焼成ダミー部材及び前記第２焼成ダミー部材は、樹脂ペーストである、請求項４に記載のチップ状電子部品の製造方法。
【請求項７】
請求項２に記載のチップ状電子部品、前記チップ状電子部品を実装するための基板、及び前記チップ状電子部品を吸着するための吸着ノズル、を準備する工程と、
前記チップ状電子部品の前記第５面、前記第１めっき層表面、及び前記第２めっき層表面を、前記吸着ノズルによって吸着して前記基板の実装面上へ搬送する工程と、
前記基板の前記実装面上に搬送したチップ状電子部品を前記実装面に実装する工程と、を含むチップ状電子部品の実装方法。
【請求項８】
互いに垂直に隣接する第１面及び第２面と、前記第１面に平行な第１仮想平面に関して前記第１面及び前記第２面に対称に位置する第３面及び第４面と、前記第２面及び前記第４面に平行な第２仮想平面に関して前記第１面及び前記第２面に対称に位置する第５面及び第６面と、前記第２仮想平面に関して前記第３面及び前記第４面に対称に位置し、かつ前記第１仮想平面に関して前記第５面及び前記第６面に対称に位置する第７面及び第８面と、前記第１面～前記第８面に垂直に連なり、互いに対向する第９面及び第１０面と、を有する基部と、
前記基部の前記第１面及び前記第２面から突出する第１薄肉部と、
前記基部の前記第３面及び前記第４面から突出する第２薄肉部と、
前記基部の前記第５面及び前記第６面から突出する第３薄肉部と、
前記基部の前記第７面及び前記第８面から突出する第４薄肉部と、
前記第１薄肉部を覆う第１外部電極と、
前記第２薄肉部を覆う第２外部電極と、
前記第３薄肉部を覆う第３外部電極と、
前記第４薄肉部を覆う第４外部電極と、を含み、
前記第１外部電極、前記第２外部電極、前記第３外部電極、及び前記第４外部電極のそれぞれは、前記第９面を含む第３仮想平面及び前記第１０面を含む第４仮想平面間にわたって形成され、
前記第１薄肉部、前記第２薄肉部、前記第３薄肉部、及び前記第４薄肉部のそれぞれは、前記第３仮想平面に臨む第１表面及び前記第４仮想平面に臨む第２表面を有し、
前記第１外部電極、前記第２外部電極、前記第３外部電極、前記第４外部電極のそれぞれは、前記第１表面及び前記第２表面のそれぞれに積層される下地導電層と、前記下地導電層と前記第３仮想平面との間及び前記下地導電層と前記第４仮想平面との間、並びに前記第１表面と前記第２表面間の前記第１薄肉部の表面、前記第１表面と前記第２表面間の前記第２薄肉部、前記第１表面と前記第２表面間の前記第３薄肉部の表面、及び前記第１表面と前記第２表面間の前記第４薄肉部の表面にわたって積層されるめっき層と、を有する、チップ状電子部品。
【請求項９】
前記めっき層は、前記第３仮想平面と略同一平面を成す第１めっき層表面及び前記第４仮想平面と略同一面を成す第２めっき層表面を有する、請求項８に記載のチップ状電子部品。
【請求項１０】
複数のセラミックグリーンシートを積層し、第１外部電極を形成するための第１薄肉部、第２外部電極を形成するための第２薄肉部、第３外部電極を形成するための第３薄肉部、及び第４外部電極を形成するための第４薄肉部、並びに第１薄肉部、第２薄肉部、第３薄肉部、及び第４薄肉部上に配置された下地導電層、を有する母積層体を得る工程と、
前記母積層体を切断して個片化した複数の素体前駆体を得る工程と、
前記複数の素体前駆体を焼成する工程と、
焼成後の前記複数の素体前駆体それぞれの前記第１薄肉部、前記第２薄肉部、前記第３薄肉部、及び前記第４薄肉部に、前記下地導電層の表面上に位置するめっき層を形成して、前記第１外部電極、前記第２外部電極、前記第３外部電極、及び前記第４外部電極を形成する工程と、を含むチップ状電子部品の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、チップ状電子部品、チップ状電子部品の製造方法、及びチップ状電子部品の実装方法に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
従来技術のチップ状電子部品は、例えば特許文献１に記載されている。この従来技術では、電子部品素子の両端もしくは一端に順次導電性ペースト層、金属層を形成してなる外部電極端子を有する電子部品において、実装面と対向する面の外部電極端子厚が実装面の外部電極端子厚より薄くすることによって、電子部品の実装基板への装着の際し、吸着ノズルが外部電極端子と絶縁樹脂層の隙間からのエアー漏れを少なくし、部品実装率を改善できる技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開平２－０３９４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子部品の小型化に伴い、同時に部品実装時の部品の吸着エラーの対策が必要となる。吸着エラーは、微小径の吸着ノズルを使用する小型電子部品である程、又は外部電極端子間の距離が短くなる程、発生率が高くなるという傾向がある。
【０００５】
上記特許文献１の従来技術では、外部電極端子の厚みをより薄くして、チップ状電子部品を吸着する吸着ノズルに外部電極端子が接触し、外部電極端子と電子部品の素子表面との隙間でエア漏れを防いでいるが、その効果は十分ではなく、チップ状電子部品の実装性が低下している。したがって従来から実装性が向上されたチップ状電子部品、チップ状電子部品の製造方法、及びチップ状電子部品の実装方法が求められている。
【課題を解決するための手段】
【０００６】
本開示に係るチップ状電子部品は、互いに対向する第１面及び第２面と、前記第１面及び第２面に連なり、互いに対向する第３面及び第４面と、前記第１面及び第２面並びに前記第３面及び第４面に連なり、互いに対向する第５面及び第６面とを有する略直方体状の基部と、前記基部の前記第１面から突出する第１薄肉部と、前記基部の前記第２面から突出する第２薄肉部と、前記第１薄肉部を覆い、前記第５面を含む第１仮想平面及び前記第６面を含む第２仮想平面間にわたって形成された第１外部電極と、前記第２薄肉部を覆い、前記第１仮想平面及び前記第２仮想平面間にわたって形成された第２外部電極と、を含み、前記第１薄肉部は、前記第１仮想平面に臨む第１表面及び前記第２仮想平面に臨む第２表面を有し、前記第２薄肉部は、前記第１仮想平面に臨む第３表面及び前記第２仮想平面に臨む第４表面を有し、前記第１外部電極は、前記第１表面に積層される第１下地導電層と、前記第２表面に積層される第２下地導電層と、前記第１下地導電層と前記第１仮想平面との間及び前記第１下地導電層と前記第２仮想平面との間、並びに前記第１表面と前記第２表面間の前記第１薄肉部の表面にわたって積層される第１めっき層と、を有し、前記第２外部電極は、前記第３表面に積層される第３下地導電層と、前記第４表面に積層される第４下地導電層と、前記第３下地導電層と前記第１仮想平面との間及び前記第４下地導電層と前記第２仮想平面との間、並びに前記第３表面と前記第４表面間の前記第２薄肉部の表面にわたって積層される第２めっき層と、を有する。
【０００７】
本開示に係るチップ状電子部品の製造方法は、複数のセラミックグリーンシートを積層し、第１外部電極を形成するための第１薄肉部及び第２外部電極を形成するための第２薄肉部、並びに第１薄肉部、及び第２薄肉部上に配置された下地導電層、を有する母積層体を得る工程と、前記母積層体を切断して個片化した複数の素体前駆体を得る工程と、前記複数の素体前駆体を焼成する工程と、焼成後の前記複数の素体前駆体の第１薄肉部及び第２薄肉部に、前記下地導電層の表面上に位置するめっき層を形成して、前記第１外部電極及び前記第２外部電極を得る工程と、を含む。
【０００８】
本開示に係るチップ状電子部品の実装方法は、上記のチップ状電子部品、前記チップ状電子部品を実装するための基板、及び前記チップ状電子部品を吸着するための吸着ノズル、を準備する工程と、前記チップ状電子部品の前記第５主面、前記第１めっき層表面、及び前記第２めっき層表面を、前記吸着ノズルによって吸着して前記基板の実装面上へ搬送する工程と、前記基板の前記実装面上に搬送したチップ状電子部品を前記実装面に実装する工程とを、を含む。
【０００９】
本開示に係るチップ状電子部品は、互いに垂直に隣接する第１面及び第２面と、前記第１面に平行な第１仮想平面に関して前記第１面及び前記第２面に対称に位置する第３面及び第４面と、前記第２面及び第４面に平行な第２仮想平面に関して前記第１面及び前記第２面に対称に位置する第５面及び第６面と、前記２仮想平面に関して前記第３面及び前記第４面に対称に位置し、かつ前記第１仮想平面に関して前記第５面及び前記第６面に対称位置する第７面及び第８面と、前記第１面～前記第８面に垂直に連なり、互いに対向する第９面及び第１０面と、を有する基部と、前記基部の前記第１面及び前記第２面から突出する第１薄肉部と、前記基部の前記第３面及び前記第４面から突出する第２薄肉部と、前記基部の前記第５面及び前記第６面から突出する第３薄肉部と、前記基部の前記第７面及び前記第８面から突出する第４薄肉部と、前記第１薄肉部を覆う第１外部電極と、前記第２薄肉部を覆う第２外部電極と、前記第３薄肉部を覆う第３外部電極と、前記第４薄肉部を覆う第４外部電極と、を含み、前記第１外部電極、前記第２外部電極、前記第３外部電極、及び前記第４外部電極のそれぞれは、前記第９面を含む第３仮想平面及び前記第１０面を含む第４仮想平面間にわたって形成され、前記第１薄肉部、前記第２薄肉部、前記第３薄肉部、及び前記第４薄肉部のそれぞれは、前記第３仮想平面に臨む第１表面及び前記第４仮想平面に臨む第２表面を有し、前記第１外部電極、前記第２外部電極、前記第３外部電極、前記第４外部電極のそれぞれは、前記第１表面及び前記第２表面のそれぞれに積層される下地導電層と、前記下地導電層と前記第３仮想平面との間及び前記下地導電層と前記第４仮想平面との間、並びに前記第１表面と前記第２表面間の前記第１薄肉部の表面、前記第１表面と前記第２表面間の前記第２薄肉部、前記第１表面と前記第２表面間の前記第３薄肉部の表面、及び前記第１表面と前記第２表面間の前記第４薄肉部の表面にわたって積層されるめっき層と、を有する。
【００１０】
本開示に係る他のチップ状電子部品の製造方法は、複数のセラミックグリーンシートを積層し、第１外部電極を形成するための第１薄肉部、第２外部電極を形成するための第２薄肉部、第３外部電極を形成するための第３薄肉部、及び第４外部電極を形成するための第４薄肉部、並びに第１薄肉部、第２薄肉部、第３薄肉部、及び第４薄肉部上に配置された下地導電層、を有する母積層体を得る工程と、前記母積層体を切断して個片化した複数の素体前駆体を得る工程と、前記複数の素体前駆体を焼成する工程と、焼成後の前記複数の素体前駆体の第１薄肉部、第２薄肉部、第３薄肉部、及び第４薄肉部に、前記下地導電層の表面上に位置するめっき層を形成して、前記第１外部電極、前記第２外部電極、前記第３外部電極、及び前記第４外部電極を得る工程と、を含む。
（【００１１】以降は省略されています）

関連特許