特許ウォッチ

公開番号2025168938
公報種別公開特許公報(A)
公開日2025-11-12
出願番号2024073818
出願日2024-04-30
発明の名称SiGe基板の製造方法
出願人信越半導体株式会社
代理人個人,個人,個人
主分類H01L 21/304 20060101AFI20251105BHJP(基本的電気素子)
要約【課題】
Si基板にSiGe層を形成するSiGe基板の製造方法であって、効率的にSiGe層表面を均質化し、高品質なSiGe基板を製造する方法を提供することを目的とする。
【解決手段】
Si基板の主表面にSiGe層をエピタキシャル成長する工程と、前記SiGe層を備えたSi基板の主表面及び主裏面をパッドで挟みながら研磨する工程と、前記研磨後の前記SiGe層を備えたSi基板を洗浄する工程とを含むことを特徴とするSiGe基板の製造方法。
【選択図】図1
特許請求の範囲【請求項１】
Ｓｉ基板の主表面にＳｉＧｅ層をエピタキシャル成長する工程と、前記ＳｉＧｅ層を備えたＳｉ基板の主表面及び主裏面をパッドで挟みながら前記ＳｉＧｅ層を研磨する工程と、前記研磨後の前記ＳｉＧｅ層を備えたＳｉ基板を洗浄する工程とを含むことを特徴とするＳｉＧｅ基板の製造方法。
続きを表示（約 420 文字）【請求項２】
前記研磨に用いる研磨剤のｐＨ値を１０以下とすることを特徴とする請求項１に記載のＳｉＧｅ基板の製造方法。
【請求項３】
前記研磨に用いる研磨剤のｐＨ値を９～９．７とすることを特徴とする請求項１に記載のＳｉＧｅ基板の製造方法。
【請求項４】
前記洗浄に用いる洗浄液のｐＨ値を１０以下とすることを特徴とする請求項１に記載のＳｉＧｅ基板の製造方法。
【請求項５】
前記洗浄に用いる洗浄液のｐＨ値を９～９．７とすることを特徴とする請求項１に記載のＳｉＧｅ基板の製造方法。
【請求項６】
さらに前記ＳｉＧｅ層を備えたＳｉ基板のエッジ部分を研磨することを特徴とする請求項１に記載のＳｉＧｅ基板の製造方法。
【請求項７】
前記ＳｉＧｅ層の前記研磨後にさらに前記主表面の仕上げ研磨を行うことを特徴とする請求項１から６のいずれか一項に記載のＳｉＧｅ基板の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＳｉＧｅ基板の製造方法に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
ＳｉＧｅは電子・光・ＲＦ等の各種デバイスで広く利用されている材料である。最近では現在のロジックＩＣに採用されているＦｉｎ構造に代わり、次世代以降の半導体ではＧＡＡ（ＧａｔｅＡｌｌＡｒｏｕｎｄ）や、さらにＮＭＯＳとＣＭＯＳを積層するＣＦＥＴ（ＣｏｍｐｌｅｍｅｎｔａｒｙＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が提案され、これらの製造工程においても重要な役割を担う材料である（非特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２００３－１０９９０１号公報
特開２００３－１５８１０２号公報
【非特許文献】
【０００４】
応用物理学会半導体の結晶成長と加工および評価に関する産学連携委員会第１回研究会「半導体復権を支える結晶技術」
米永、「高品質ＳｉＧｅ結晶の育成と基礎物性の解明」、まてりあ、４７（１）、３（２００８）
佐藤、「ヘテロエピタキシーの基礎と課題厳環境下ＩｏＴ向け３Ｃ－ＳｉＣ技術研究会第１回研究会」（２０１９）
Ｗｏｎｇ，Ｌ．Ｈ．“ＳｔｒａｉｎｒｅｌａｘａｔｉｏｎｉｎＳｉＧｅ／Ｓｉｈｅｔｅｒｏｅｐｉｔａｘｙ．” Ｄｏｃｔｏｒａｌｔｈｅｓｉｓ，ＮａｎｙａｎｇＴｅｃｈｎｏｌｏｇｉｃａｌＵｎｉｖｅｒｓｉｔｙ，Ｓｉｎｇａｐｏｒｅ，（２００７）．
Ｅ．Ａ．Ｆｉｔｇｅｒａｌｄ，ｅｔ．ａｌ．，“ＴｏｔａｌｌｙｒｅｌａｘｅｄＧｅｘＳｉ１－ｘｌａｙｅｒｓｗｉｔｈｌｏｗｔｈｒｅａｄｉｎｇｄｉｓｌｏｃａｔｉｏｎｄｅｎｓｉｔｉｅｓｇｒｏｗｓｏｎＳｉｓｕｂｓｔｒａｒｅｓ”，Ａｐｐ．Ｐｈｙｓ．Ｌｅｔｔ．，５９，８１１（１９９１）．
Ｆ．Ｋ．ＬｅＧｅｕｅｓ，ｅｔ．ａｌ．，“Ｍｅｃｈａｎｉｓｍａｎｄｃｏｎｄｉｔｉｏｎｓｆｏｒａｎｏｍａｌｏｕｓｓｔｒａｉｎｒｅｌａｘａｔｉｏｎｉｎｇｒａｄｅｄｔｈｉｎｆｉｌｍｓａｎｄｓｕｐｅｒｌａｔｔｉｃｅｓ”，Ａｐｐ．Ｐｈｙｓ．Ｌｅｔｔ．，７１，４２３０（１９９２）．
Ｔ．Ｔａｎｉｇｕｃｈｉ，ｅｔ．ａｌ．，Ａｂｓｔ．ｏｆＳＡＰＳｐｒｉｎｇＭｅｅｔｉｎｇ．，１７ａ－Ｆ１０２－９（２０１８）．
Ｔ．Ｔａｎｉｇｕｃｈｉ，ｅｔ．ａｌ．，Ａｂｓｔ．ｏｆＪＳＡＰＡｕｔｕｍＭｅｅｔｉｎｇ．，２０ｐ－２３４－１０（２０１８）．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＳｉＧｅは平衡状態図において、液相線と固相線が大きく離れておりその分配係数が２から５と、１より大きく多結晶化しやすいことが知られており、単結晶が成長できても成長速度が遅く恒常的には難しいことが知られている材料である（非特許文献２）。
【０００６】
そこで、半導体デバイス用にはＳｉ基板上へＳｉＧｅを成長させることが行われ、仮想ＳｉＧｅ基板と呼ばれたりすることがある。このＳｉＧｅ成長（ヘテロエピタキシャル）では、ＳｉとＧｅの格子定数差をどのように緩和するかが重要である。Ｓｉ結晶の格子定数は０．５４３１ｎｍ、Ｇｅ結晶の格子定数は０．５６７５４ｎｍであり、両者の間には約４．５％の違いがある。ＳｉＧｅはこの格子定数の違いを緩和するために、ＳｉＧｅ混晶を使う。Ｇｅの組成比をｘとすると、ＳｉＧｅ混晶の格子定数は「０．５４３１ｎｍ＋ｘ×０．０２ｎｍ＋ｘの２乗×０．００２７ｎｍ」となる。例えばｘを０．３と仮定すると、格子定数は０．５４９３ｎｍとなり、格子不整合は０．１４％とわずかで済む。この格子不整合が原因でその後に成長するエピタキシャル層に転位や欠陥が成長し、品質の劣化を招く。ところが、臨界膜厚が存在し、格子不整合が仮にあったとしてもこの臨界膜厚を超えなければ、欠陥が入らないとされている（非特許文献３）。
【０００７】
そこで、この臨界膜厚を利用したバッファ層形成による中間層が各種提案されている。例えば、シリコン基板から所定のＧｅ濃度のＳｉＧｅ層までにＧｅ濃度を変化させていくやり方があり、これは傾斜バッファ層と呼ばれる（非特許文献４、５、６）。また、超格子バッファ層と呼ばれる臨界膜厚以下の厚さの層を何層も重ねていくやり方も提案されている（非特許文献６、７、８）。
【０００８】
このような成膜手法以外にも、シリコン基板上に成長させたＳｉＧｅ膜表面の高品質化について提案がなされている。特許文献１には、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させ、エピタキシャル工程後にＳｉＧｅ層上面を酸化させて酸化膜を形成し、該酸化膜形成工程後に酸化膜を研磨またはエッチングにより除去することでＳｉＧｅ層表面のクロスハッチを除去して表面粗さを改善する方法が記載されている。
【０００９】
特許文献２には、Ｓｉ基板上にＳｉＧｅ層が成膜された半導体基板のＳｉＧｅ層表面を研磨し、平均粒径が４０から５０ｎｍまでの間のコロイダルシリカを含み、ｐＨを１０．０から１１．０までの間とした研磨液で研磨し、より高い平坦性を有するＳｉＧｅ層を有する半導体基板を製造する方法が記載されている。
【００１０】
このように種々の方法が検討されているが、特許文献１で開示されている研磨技術については、ＳｉＧｅ層表面の酸化を行った後に研磨することになっているが、この理由として、ＳｉＧｅ表面のクロスハッチに起因する凹凸が研磨では除去できないために、酸化を行い表面を平坦化してから研磨することが有効とされている。しかし、この酸化は８００～１３００℃のパイロジェニック酸化とされている。このような高温ではＳｉＧｅ成長のために形成した傾斜バッファ層や超格子バッファ層のＧｅ組成が崩れてしまい、良好なＳｉＧｅ層を得ることが難しいことが分かった。
（【００１１】以降は省略されています）

関連特許