特許ウォッチ

公開番号2025168976
公報種別公開特許公報(A)
公開日2025-11-12
出願番号2024073896
出願日2024-04-30
発明の名称SiGe基板の作製方法及びSiGe基板
出願人信越半導体株式会社
代理人個人,個人,個人
主分類H01L 21/20 20060101AFI20251105BHJP(基本的電気素子)
要約【課題】
逆傾斜バッファ構造を有するSiGe基板の作製方法において、バッファ層の膜剥がれや発塵等の劣化を抑制しつつクロスハッチ欠陥を低減するSiGe基板の作製方法及びSiGe基板を提供することを目的とする。
【解決手段】
シリコン基板上にSiGe層をエピタキシャル成長により形成するSiGe基板の作製方法であって、前記シリコン基板上に第1のSiGe層としてSi_1-xGe_x層(0.3<x≦0.7)を形成する工程と、前記第1のSiGe層上に第2のSiGe層としてSi_1-yGe_y層(0<y<0.04)を形成する工程と、前記第2のSiGe層上に第3のSiGe層としてSi_1-zGe_z層(0<z<1)を形成する工程とを有することを特徴とするSiGe基板の作製方法。
【選択図】図1
特許請求の範囲【請求項１】
シリコン基板上にＳｉＧｅ層をエピタキシャル成長により形成するＳｉＧｅ基板の作製方法であって、
前記シリコン基板上に第１のＳｉＧｅ層としてＳｉ
１－ｘ
Ｇｅ
ｘ
層（０．３＜ｘ≦０．７）を形成する工程と、
前記第１のＳｉＧｅ層上に第２のＳｉＧｅ層としてＳｉ
１－ｙ
Ｇｅ
ｙ
層（０＜ｙ＜０．０４）を形成する工程と、
前記第２のＳｉＧｅ層上に第３のＳｉＧｅ層としてＳｉ
１－ｚ
Ｇｅ
ｚ
層（０＜ｚ＜１）を形成する工程とを有することを特徴とするＳｉＧｅ基板の作製方法。
続きを表示（約 960 文字）【請求項２】
前記第１及び第２のＳｉＧｅ層の厚さを１ｎｍ以上１００ｎｍ以下とすることを特徴とする請求項１に記載のＳｉＧｅ基板の作製方法。
【請求項３】
前記第２のＳｉＧｅ層としてＳｉ
１－ｙ
Ｇｅ
ｙ
層（０＜ｙ＜０．０２）を形成することを特徴とする請求項１に記載のＳｉＧｅ基板の作製方法。
【請求項４】
前記第３のＳｉＧｅ層としてＳｉ
１－ｚ
Ｇｅ
ｚ
層（０．１≦ｚ≦０．３５）を形成することを特徴とする請求項１に記載のＳｉＧｅ基板の作製方法。
【請求項５】
請求項１から４のいずれか一項に記載のＳｉＧｅ基板の作製方法により作製した第１のＳｉＧｅ基板の反りを測定し、該反りの方向と逆の方向に反らせたシリコン基板を用いて、前記第１のＳｉＧｅ基板と同じ構造を有する第２のＳｉＧｅ基板を作製することを特徴とする請求項１から４のいずれか一項に記載のＳｉＧｅ基板の作製方法。
【請求項６】
シリコン基板と、
該シリコン基板上の組成式がＳｉ
１－ｘ
Ｇｅ
ｘ
（０．３＜ｘ≦０．７）の第１のＳｉＧｅ層と、
該第１のＳｉＧｅ層上の組成式がＳｉ
１－ｙ
Ｇｅ
ｙ
（０＜ｙ＜０．０４）の第２のＳｉＧｅ層と、
該第２のＳｉＧｅ層上の組成式がＳｉ
１－ｚ
Ｇｅ
ｚ
（０＜ｚ＜１）の第３のＳｉＧｅ層とを有することを特徴とするＳｉＧｅ基板。
【請求項７】
前記第１及び第２のＳｉＧｅ層の厚さが１ｎｍ以上１００ｎｍ以下であることを特徴とする請求項６に記載のＳｉＧｅ基板。
【請求項８】
前記第２のＳｉＧｅ層の組成式がＳｉ
１－ｙ
Ｇｅ
ｙ
（０＜ｙ＜０．０２）であることを特徴とする請求項６に記載のＳｉＧｅ基板。
【請求項９】
前記第３のＳｉＧｅ層の組成式がＳｉ
１－ｚ
Ｇｅ
ｚ
（０．１≦ｚ≦０．３５）であることを特徴とする請求項６から８のいずれか一項に記載のＳｉＧｅ基板。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＳｉＧｅ基板の作製方法及びＳｉＧｅ基板に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
ＳｉＧｅやＧｅは電子・光・ＲＦ等の各種デバイスで広く利用されている材料である。特にＳｉＧｅについては、最近では現在のロジックＩＣに採用されているＦｉｎ構造に代わり、次世代以降の半導体ではＧＡＡ（ＧａｔｅＡｌｌＡｒｏｕｎｄ）や、さらにＮＭＯＳとＣＭＯＳを積層するＣＦＥＴ（ＣｏｍｐｌｅｍｅｎｔａｒｙＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が提案され、これらの製造工程においても重要な役割を担う材料である（非特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２００３－１７８９７５号公報
特開２０１４－０５３５４５号公報
特開２０００－０２１７８３号公報
【非特許文献】
【０００４】
応用物理学会半導体の結晶成長と加工および評価に関する産学連携委員会第１回研究会「半導体復権を支える結晶技術」
米永、「高品質ＳｉＧｅ結晶の育成と基礎物性の解明」、まてりあ、４７（１）、３（２００８）
佐藤、「ヘテロエピタキシーの基礎と課題厳環境下ＩｏＴ向け３Ｃ－ＳｉＣ技術研究会第１回研究会」（２０１９）
Ｗｏｎｇ，Ｌ．Ｈ．“ＳｔｒａｉｎｒｅｌａｘａｔｉｏｎｉｎＳｉＧｅ／Ｓｉｈｅｔｅｒｏｅｐｉｔａｘｙ．” Ｄｏｃｔｏｒａｌｔｈｅｓｉｓ，ＮａｎｙａｎｇＴｅｃｈｎｏｌｏｇｉｃａｌＵｎｉｖｅｒｓｉｔｙ，Ｓｉｎｇａｐｏｒｅ，（２００７）．
Ｅ．Ａ．Ｆｉｔｇｅｒａｌｄ，ｅｔ．ａｌ．，“ＴｏｔａｌｌｙｒｅｌａｘｅｄＧｅｘＳｉ１－ｘｌａｙｅｒｓｗｉｔｈｌｏｗｔｈｒｅａｄｉｎｇｄｉｓｌｏｃａｔｉｏｎｄｅｎｓｉｔｉｅｓｇｒｏｗｓｏｎＳｉｓｕｂｓｔｒａｒｅｓ”，Ａｐｐ．Ｐｈｙｓ．Ｌｅｔｔ．，５９，８１１（１９９１）．
Ｆ．Ｋ．ＬｅＧｅｕｅｓ，ｅｔ．ａｌ．，“Ｍｅｃｈａｎｉｓｍａｎｄｃｏｎｄｉｔｉｏｎｓｆｏｒａｎｏｍａｌｏｕｓｓｔｒａｉｎｒｅｌａｘａｔｉｏｎｉｎｇｒａｄｅｄｔｈｉｎｆｉｌｍｓａｎｄｓｕｐｅｒｌａｔｔｉｃｅｓ”，Ａｐｐ．Ｐｈｙｓ．Ｌｅｔｔ．，７１，４２３０（１９９２）．
Ｔ．Ｔａｎｉｇｕｃｈｉ，ｅｔ．ａｌ．，Ａｂｓｔ．ｏｆＳＡＰＳｐｒｉｎｇＭｅｅｔｉｎｇ．，１７ａ－Ｆ１０２－９（２０１８）．
Ｔ．Ｔａｎｉｇｕｃｈｉ，ｅｔ．ａｌ．，Ａｂｓｔ．ｏｆＪＳＡＰＡｕｔｕｍＭｅｅｔｉｎｇ．，２０ｐ－２３４－１０（２０１８）．
Ｖ．Ａ．Ｓｈａｈ，ｅｔ．ａｌ．，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１０７，０６４３０４（２０１０）．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＳｉＧｅは平衡状態図において、液相線と固相線が大きく離れておりその分配係数が２から５と、１より大きく多結晶化しやすいことが知られており、単結晶が成長できても成長速度が遅く恒常的には難しいことが知られている材料である（非特許文献２）。
【０００６】
そこで、半導体デバイス用にはＳｉ基板上へＳｉＧｅを成長させることが行われ、仮想ＳｉＧｅ基板と呼ばれたりすることがある。このＳｉＧｅ成長（ヘテロエピタキシャル）では、ＳｉとＧｅの格子定数差をどのように緩和するかが重要である。Ｓｉ結晶の格子定数は０．５４３１ｎｍ、Ｇｅ結晶の格子定数は０．５６７５４ｎｍであり、両者の間には約４．５％の違いがある。ＳｉＧｅはこの格子定数の違いを緩和するために、ＳｉＧｅ混晶を使う。Ｇｅの組成比をｘとすると、ＳｉＧｅ混晶の格子定数は「０．５４３１ｎｍ＋ｘ×０．０２ｎｍ＋ｘの２乗×０．００２７ｎｍ」となる。例えばｘを０．３と仮定すると、格子定数は０．５４９３ｎｍとなり、格子不整合は０．１４％とわずかで済む。この格子不整合が原因でその後に成長するエピタキシャル層に転位や欠陥が成長し、品質の劣化を招く。ところが、臨界膜厚が存在し、格子不整合が仮にあったとしてもこの臨界膜厚を超えなければ、欠陥が入らないとされている（非特許文献３）。
【０００７】
そこで、この臨界膜厚を利用したバッファ層形成による中間層が各種提案されている。例えば、シリコン基板から所定のＧｅ濃度のＳｉＧｅ層までにＧｅ濃度を変化させていくやり方があり、これは傾斜バッファ層と呼ばれる（非特許文献４、５、６）。また、超格子バッファ層と呼ばれる臨界膜厚以下の厚さの層を何層も重ねていくやり方も提案されている（非特許文献６、７、８）。
【０００８】
このような手法以外にも、逆傾斜バッファ構造も提案されている（非特許文献９）。これは上記の傾斜バッファ層とは逆に、Ｓｉ基板上にＧｅ組成の多いＳｉＧｅ（あるいはＧｅ）を成長させ、そののち表面に向けて濃度を下げていくものである。この逆傾斜バッファ構造は、高濃度Ｇｅ層によってシリコンとＳｉＧｅ層界面に点欠陥を導入し、この欠陥によって格子緩和を行う手法である。
【０００９】
特許文献１には、「表面がシリコンからなる基板上に第１のＳｉ
１－α
Ｇｅ
α
膜と、第１のキャップ膜と、第２のＳｉ
１－β
Ｇｅ
β
膜（β＜α≦１）と、第２のキャップＳｉ膜とがこの順に形成されてなり、第１のＳｉ
１－α
Ｇｅ
α
膜が、第２のＳｉ
１－β
Ｇｅ
β
膜と同等の水平面方向の格子定数を有して格子緩和されてなることを特徴とする半導体装置」（特許文献１の請求項１）が開示されている。
【００１０】
特許文献２には、「Ｐ型又はＮ型のＳｉ基板上に、格子定数が段階的に異なる複数のＳｉ
１－ｘ
Ｇｅ
ｘ
半導体層（ただし、０≦ｘ≦０．９５；以下同じ）を積層して、前記Ｓｉ基板と前記複数のＳｉ
１－ｘ
Ｇｅ
ｘ
半導体層の格子定数を段階的に適合させるためのＳｉ
１－ｘ
Ｇｅ
ｘ
緩衝層を形成する緩衝層形成工程と、前記Ｓｉ
１－ｘ
Ｇｅ
ｘ
緩衝層の上に圧縮歪み応力を発生するＳｉ
１－ｘ
Ｇｅ
ｘ
歪み反転層を形成する歪み反転層形成工程と、前記Ｓｉ
１－ｘ
Ｇｅ
ｘ
半導体層の上に外部光を吸収しキャリアを生成するＳｉ
１－ｘ
Ｇｅ
ｘ
光吸収層を形成する光吸収層形成工程と、を含み、前記Ｓｉ基板上に、それぞれ前記Ｓｉ基板と同じ導電型の前記緩衝層、前記歪み反転層及び前記光吸収層が積層された単結晶ＳｉＧｅ層を製造することを特徴とする単結晶ＳｉＧｅ層製造方法」（特許文献２の請求項１）が開示されている。
（【００１１】以降は省略されています）

関連特許