特許ウォッチ

公開番号2025163888
公報種別公開特許公報(A)
公開日2025-10-30
出願番号2024067505
出願日2024-04-18
発明の名称SiGe基板の作製方法
出願人信越半導体株式会社
代理人個人,個人,個人
主分類H01L 21/205 20060101AFI20251023BHJP(基本的電気素子)
要約【課題】
シリコン基板に良質なSiGe層を形成した高品質なSiGe基板を作製する方法を提供することを目的とする。
【解決手段】
シリコン基板にSiGe層を成長させるSiGe基板の作製方法であって、前記シリコン基板の表面の結晶面方位に応じて、室温以上前記シリコン基板表面の最安定構造の最も低い転移温度以下の温度で前記SiGe層の成長を開始し、該成長中に前記最も低い転移温度よりも高い温度まで昇温して、前記SiGe層の成長を行うことを特徴とするSiGe基板の作製方法。
【選択図】図1
特許請求の範囲【請求項１】
シリコン基板にＳｉＧｅ層を成長させるＳｉＧｅ基板の作製方法であって、前記シリコン基板の表面の結晶面方位に応じて、室温以上前記シリコン基板表面の最安定構造の最も低い転移温度以下の温度で前記ＳｉＧｅ層の成長を開始し、該成長中に前記最も低い転移温度よりも高い温度まで昇温して、前記ＳｉＧｅ層の成長を行うことを特徴とするＳｉＧｅ基板の作製方法。
続きを表示（約 200 文字）【請求項２】
前記シリコン基板の表面の結晶面方位を｛１１０｝とすることを特徴とする請求項１に記載のＳｉＧｅ基板の作製方法。
【請求項３】
前記ＳｉＧｅ層の成長を５４０℃以下から開始することを特徴とする請求項２に記載のＳｉＧｅ基板の作製方法。
【請求項４】
前記ＳｉＧｅ層の成長を５１０℃以下から開始することを特徴とする請求項２または３に記載のＳｉＧｅ基板の作製方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＳｉＧｅ基板の作製方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
ＳｉＧｅは電子・光・ＲＦ等の各種デバイスで広く利用されている材料である。最近では現在のロジックＩＣに採用されているＦｉｎ構造に代わり、次世代以降の半導体ではＧＡＡ（ＧａｔｅＡｌｌＡｒｏｕｎｄ）や、さらにＮＭＯＳとＣＭＯＳを積層するＣＦＥＴ（ＣｏｍｐｌｅｍｅｎｔａｒｙＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が提案され、これらの製造工程においても重要な役割を担う材料である（非特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－３２９６６４号公報
特表２００８－５１３９７９号公報
特表２００４－５３１８８９号公報
【非特許文献】
【０００４】
応用物理学会半導体の結晶成長と加工および評価に関する産学連携委員会第１回研究会「半導体復権を支える結晶技術」
米永、「高品質ＳｉＧｅ結晶の育成と基礎物性の解明」、まてりあ、４７（１）、３（２００８）
佐藤、「ヘテロエピタキシーの基礎と課題厳環境下ＩｏＴ向け３Ｃ－ＳｉＣ技術研究会第１回研究会」（２０１９）
Ｗｏｎｇ，Ｌ．Ｈ．“ＳｔｒａｉｎｒｅｌａｘａｔｉｏｎｉｎＳｉＧｅ／Ｓｉｈｅｔｅｒｏｅｐｉｔａｘｙ．” Ｄｏｃｔｏｒａｌｔｈｅｓｉｓ，ＮａｎｙａｎｇＴｅｃｈｎｏｌｏｇｉｃａｌＵｎｉｖｅｒｓｉｔｙ，Ｓｉｎｇａｐｏｒｅ，（２００７）．
Ｅ．Ａ．Ｆｉｔｇｅｒａｌｄ，ｅｔ．ａｌ．，“ＴｏｔａｌｌｙｒｅｌａｘｅｄＧｅｘＳｉ１－ｘｌａｙｅｒｓｗｉｔｈｌｏｗｔｈｒｅａｄｉｎｇｄｉｓｌｏｃａｔｉｏｎｄｅｎｓｉｔｉｅｓｇｒｏｗｓｏｎＳｉｓｕｂｓｔｒａｒｅｓ”，Ａｐｐ．Ｐｈｙｓ．Ｌｅｔｔ．，５９，８１１（１９９１）．
Ｆ．Ｋ．ＬｅＧｅｕｅｓ，ｅｔ．ａｌ．，“Ｍｅｃｈａｎｉｓｍａｎｄｃｏｎｄｉｔｉｏｎｓｆｏｒａｎｏｍａｌｏｕｓｓｔｒａｉｎｒｅｌａｘａｔｉｏｎｉｎｇｒａｄｅｄｔｈｉｎｆｉｌｍｓａｎｄｓｕｐｅｒｌａｔｔｉｃｅｓ”，Ａｐｐ．Ｐｈｙｓ．Ｌｅｔｔ．，７１，４２３０（１９９２）．
Ｔ．Ｔａｎｉｇｕｃｈｉ，ｅｔ．ａｌ．，Ａｂｓｔ．ｏｆＳＡＰＳｐｒｉｎｇＭｅｅｔｉｎｇ．，１７ａ－Ｆ１０２－９（２０１８）．
Ｔ．Ｔａｎｉｇｕｃｈｉ，ｅｔ．ａｌ．，Ａｂｓｔ．ｏｆＪＳＡＰＡｕｔｕｍＭｅｅｔｉｎｇ．，２０ｐ－２３４－１０（２０１８）．
上羽、「エピタキシャル成長の基礎 ―歪み、拡散、ステップの運動―」、日本結晶成長学会誌、４３（４）、２１３（２０１６）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＳｉＧｅは平衡状態図において、液相線と固相線が大きく離れておりその分配係数が２から５と、１より大きく多結晶化しやすいことが知られており、単結晶が成長できても成長速度が遅く恒常的には難しいことが知られている材料である（非特許文献２）。
【０００６】
そこで、半導体デバイス用にはＳｉ基板上へＳｉＧｅを成長させることが行われ、仮想ＳｉＧｅ基板と呼ばれたりすることがある。このＳｉＧｅ成長（ヘテロエピタキシャル）では、ＳｉとＧｅの格子定数差をどのように緩和するかが重要である。Ｓｉ結晶の格子定数は０．５４３１ｎｍ、Ｇｅ結晶の格子定数は０．５６７５４ｎｍであり、両者の間には約４．５％の違いがある。ＳｉＧｅはこの格子定数の違いを緩和するために、ＳｉＧｅ混晶を使う。Ｇｅの組成比をｘとすると、ＳｉＧｅ混晶の格子定数は「０．５４３１ｎｍ＋ｘ×０．０２ｎｍ＋ｘの２乗×０．００２７ｎｍ」となる。例えばｘを０．３と仮定すると、格子定数は０．５４９３ｎｍとなり、格子不整合は０．１４％とわずかで済む。この格子不整合が原因でその後に成長するエピタキシャル層に転位や欠陥が成長し、品質の劣化を招く。ところが、臨界膜厚が存在し、格子不整合が仮にあったとしてもこの臨界膜厚を超えなければ、欠陥が入らないとされている（非特許文献３）。
【０００７】
そこで、この臨界膜厚を利用したバッファ層形成による中間層が各種提案されている。例えば、シリコン基板から所定のＧｅ濃度のＳｉＧｅ層までにＧｅ濃度を変化させていくやり方があり、これは傾斜バッファ層と呼ばれる（非特許文献４、５、６）。また、超格子バッファ層と呼ばれる臨界膜厚以下の厚さの層を何層も重ねていくやり方も提案されている（非特許文献６、７、８）。
【０００８】
このような手法以外にも、シリコン基板上にＳｉＧｅ層をエピタキシャル成長する方法に関して種々の技術が開示されている。特許文献１には、空孔型点欠陥と格子間Ｓｉ型点欠陥が存在しないパーフェクト領域のウェーハにＳｉＧｅ層をエピタキシャル成長する方法が開示されている。
【０００９】
特許文献２には、Ｓｉ（１００）上にＳｉ－Ｇｅ材料を成長させる方法であって、直接Ｓｉ－Ｇｅ結合を有する新たな水素化物を用いて、約３００～４５０℃の低温で、欠陥密度の低い均一でリレーされた（ｒｅｌａｙｅｄ）高度に平面状の膜を成長させることで、厚い組成勾配のある緩衝層およびリフトオフ法を用いる必要が全くなくなる。約５００～７００℃では、ＳｉＧｅｘ量子ドットが、狭い径分布、無欠陥微細構造および原子レベルで高度に均質な元素含有率にて成長することにより、形態、組成、構造および歪みを正確に制御できるＳｉ－Ｇｅ材料の製造方法が開示されている。
【００１０】
特許文献３には、シリコン基板上にゲルマニウムの初期層を形成し、格子の不整合によって丸いＳ－Ｋ隆起が形成され、酸化によって諸隆起間に二酸化シリコンを形成し、それに続く還元ステップによって隆起の頂上を露出させ、頂上部はほとんど完全に解放されて歪みが存在せず、これらの頂上部は続いて行われるゲルマニウムの最終層の成長の核形成サイトとなり、ゲルマニウムの最終層は核形成サイトからそれぞれ延在する単結晶として形成される製造方法が公開されている。
（【００１１】以降は省略されています）

関連特許