特許ウォッチ

公開番号2025165041
公報種別公開特許公報(A)
公開日2025-11-04
出願番号2024068883
出願日2024-04-22
発明の名称SiGe基板の作製方法及びSiGe基板
出願人信越半導体株式会社
代理人個人,個人,個人
主分類C30B 29/52 20060101AFI20251027BHJP(結晶成長)
要約【課題】
SiGe層表面の欠陥、特にクロスハッチ状の欠陥が抑制されたSiGe基板の作製方法及びSiGe基板を提供することを目的とする。
【解決手段】
シリコン基板の主面にSiGe層を備えたSiGe基板の作製方法であって、前記シリコン基板として、主面のオフ角が0.1°以上0.7°以下のものを用い、該シリコン基板の主面上にSiGe層を成長することを特徴とするSiGe基板の作製方法。
【選択図】図1
特許請求の範囲【請求項１】
シリコン基板の主面にＳｉＧｅ層を備えたＳｉＧｅ基板の作製方法であって、
前記シリコン基板として、主面のオフ角が０．１°以上０．７°以下のものを用い、該シリコン基板の主面上にＳｉＧｅ層を成長することを特徴とするＳｉＧｅ基板の作製方法。
続きを表示（約 230 文字）【請求項２】
前記オフ角を０．２５°以上０．６７°以下とすることを特徴とする請求項１に記載のＳｉＧｅ基板の作製方法。
【請求項３】
シリコン基板の主面にＳｉＧｅ層を備えたＳｉＧｅ基板であって、
前記シリコン基板は主面のオフ角が０．１°以上０．７°以下のものであることを特徴とするＳｉＧｅ基板。
【請求項４】
前記オフ角が０．２５°以上０．６７°以下のものであることを特徴とする請求項３に記載のＳｉＧｅ基板。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＳｉＧｅ基板の作製方法及びＳｉＧｅ基板に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
ＳｉＧｅは電子・光・ＲＦ等の各種デバイスで広く利用されている材料である。最近では現在のロジックＩＣに採用されているＦｉｎ構造に代わり、次世代以降の半導体ではＧＡＡ（ＧａｔｅＡｌｌＡｒｏｕｎｄ）や、さらにＮＭＯＳとＣＭＯＳを積層するＣＦＥＴ（ＣｏｍｐｌｅｍｅｎｔａｒｙＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）が提案され、これらの製造工程においても重要な役割を担う材料である（非特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－２１０６９７号公報
特開２００６－２１０６９８号公報
【非特許文献】
【０００４】
応用物理学会半導体の結晶成長と加工および評価に関する産学連携委員会第１回研究会「半導体復権を支える結晶技術」
米永、「高品質ＳｉＧｅ結晶の育成と基礎物性の解明」、まてりあ、４７（１）、３（２００８）
佐藤、「ヘテロエピタキシーの基礎と課題厳環境下ＩｏＴ向け３Ｃ－ＳｉＣ技術研究会第１回研究会」（２０１９）
Ｗｏｎｇ，Ｌ．Ｈ．“ＳｔｒａｉｎｒｅｌａｘａｔｉｏｎｉｎＳｉＧｅ／Ｓｉｈｅｔｅｒｏｅｐｉｔａｘｙ．” Ｄｏｃｔｏｒａｌｔｈｅｓｉｓ，ＮａｎｙａｎｇＴｅｃｈｎｏｌｏｇｉｃａｌＵｎｉｖｅｒｓｉｔｙ，Ｓｉｎｇａｐｏｒｅ，（２００７）．
Ｅ．Ａ．Ｆｉｔｇｅｒａｌｄ，ｅｔ．ａｌ．，“ＴｏｔａｌｌｙｒｅｌａｘｅｄＧｅｘＳｉ１－ｘｌａｙｅｒｓｗｉｔｈｌｏｗｔｈｒｅａｄｉｎｇｄｉｓｌｏｃａｔｉｏｎｄｅｎｓｉｔｉｅｓｇｒｏｗｓｏｎＳｉｓｕｂｓｔｒａｒｅｓ”，Ａｐｐ．Ｐｈｙｓ．Ｌｅｔｔ．，５９，８１１（１９９１）．
Ｆ．Ｋ．ＬｅＧｅｕｅｓ，ｅｔ．ａｌ．，“Ｍｅｃｈａｎｉｓｍａｎｄｃｏｎｄｉｔｉｏｎｓｆｏｒａｎｏｍａｌｏｕｓｓｔｒａｉｎｒｅｌａｘａｔｉｏｎｉｎｇｒａｄｅｄｔｈｉｎｆｉｌｍｓａｎｄｓｕｐｅｒｌａｔｔｉｃｅｓ”，Ａｐｐ．Ｐｈｙｓ．Ｌｅｔｔ．，７１，４２３０（１９９２）．
Ｔ．Ｔａｎｉｇｕｃｈｉ，ｅｔ．ａｌ．，Ａｂｓｔ．ｏｆＳＡＰＳｐｒｉｎｇＭｅｅｔｉｎｇ．，１７ａ－Ｆ１０２－９（２０１８）．
Ｔ．Ｔａｎｉｇｕｃｈｉ，ｅｔ．ａｌ．，Ａｂｓｔ．ｏｆＪＳＡＰＡｕｔｕｍＭｅｅｔｉｎｇ．，２０ｐ－２３４－１０（２０１８）．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＳｉＧｅは平衡状態図において、液相線と固相線が大きく離れておりその分配係数が２から５と、１より大きく多結晶化しやすいことが知られており、単結晶が成長できても成長速度が遅く恒常的には難しいことが知られている材料である（非特許文献２）。
【０００６】
そこで、半導体デバイス用にはＳｉ基板上へＳｉＧｅを成長させることが行われ、仮想ＳｉＧｅ基板と呼ばれたりすることがある。このＳｉＧｅ成長（ヘテロエピタキシャル）では、ＳｉとＧｅの格子定数差をどのように緩和するかが重要である。Ｓｉ結晶の格子定数は０．５４３１ｎｍ、Ｇｅ結晶の格子定数は０．５６７５４ｎｍであり、両者の間には約４．５％の違いがある。ＳｉＧｅはこの格子定数の違いを緩和するために、ＳｉＧｅ混晶を使う。Ｇｅの組成比をｘとすると、ＳｉＧｅ混晶の格子定数は「０．５４３１ｎｍ＋ｘ×０．０２ｎｍ＋ｘの２乗×０．００２７ｎｍ」となる。例えばｘを０．３と仮定すると、格子定数は０．５４９３ｎｍとなり、格子不整合は０．１４％とわずかで済む。この格子不整合が原因でその後に成長するエピタキシャル層に転位や欠陥が成長し、品質の劣化を招く。ところが、臨界膜厚が存在し、格子不整合が仮にあったとしてもこの臨界膜厚を超えなければ、欠陥が入らないとされている（非特許文献３）。
【０００７】
そこで、この臨界膜厚を利用したバッファ層形成による中間層が各種提案されている。例えば、シリコン基板から所定のＧｅ濃度のＳｉＧｅ層までにＧｅ濃度を変化させていくやり方があり、これは傾斜バッファ層と呼ばれる（非特許文献４、５、６）。また、超格子バッファ層と呼ばれる臨界膜厚以下の厚さの層を何層も重ねていくやり方も提案されている（非特許文献６、７、８）。
【０００８】
このような手法以外にも、特許文献１には、ＳｉＧｅ層上にさらにＳｉ層を成長させた歪みＳｉ（シリコン）ウェーハであって、単結晶シリコン基板上に格子不整合性のあるエピタキシャル層（組成傾斜ＳｉＧｅ層）と歪みＳｉ層の構造を有し、シリコン基板の結晶表面が面方位（１００）面から結晶方位＜１００＞方向および＜０－１０＞方向に対して０．２°～１°傾斜したオフカット面を用い、歪みシリコン層における貫通転位密度の一層の低減化を図る歪みシリコンウェーハが記載されている。
【０００９】
特許文献２には、単結晶シリコン基板上に格子不整合性のあるエピタキシャル層（組成傾斜ＳｉＧｅ層）と歪みＳｉ層の構造を有し、シリコン基板の結晶表面が面方位（１００）面から結晶方位＜１００＞方向および＜０－１０＞方向に対して０．０１°～０．０５°傾斜したオフカット面を用い、歪みシリコン層における貫通転位密度の一層の低減化を図る歪みシリコンウェーハが記載されている。
【００１０】
特許文献１、２の歪みシリコンウェーハは、構造として最表面にＳｉ層を持たせ、さらにＳｉ層に歪が入るように構成されており、ＳｉＧｅ層がどのような状態になっているかについては言及されていない。
（【００１１】以降は省略されています）

関連特許