特許ウォッチ

公開番号2025171531
公報種別公開特許公報(A)
公開日2025-11-20
出願番号2024076975
出願日2024-05-10
発明の名称半導体装置及びその製造方法
出願人富士電機株式会社
代理人個人,個人
主分類C30B 29/06 20060101AFI20251113BHJP(結晶成長)
要約【課題】シリコン基板中の酸素のドナー化に伴う耐圧低下を抑制することができる半導体装置を提供する。
【解決手段】半導体装置は、第1導電型の半導体基板1と、半導体基板1上に設けられた第1導電型のエピタキシャル成長層2と、を有する半導体基体10を備え、半導体基体10の厚さT1が200μm以上、400μm以下であり、半導体基体10中の酸素のピーク濃度の位置が、半導体基体10の上面から50μm以上、250μm以下の深さにある。
【選択図】図14
特許請求の範囲【請求項１】
第１導電型の半導体基板と、前記半導体基板上に設けられた第１導電型のエピタキシャル成長層と、を有する半導体基体を備え、
前記半導体基体の厚さが２００μｍ以上、４００μｍ以下であり、
前記半導体基体中の酸素のピーク濃度の位置が、前記半導体基体の上面から５０μｍ以上、２５０μｍ以下の深さにある
半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記半導体基体中の酸素のピーク濃度が１×１０
１８
ａｔｏｍｓ／ｃｍ
３
未満である
請求項１に記載の半導体装置。
【請求項３】
前記半導体基体中の酸素の濃度が１×１０
１７
ａｔｏｍｓ／ｃｍ
３
以上、１×１０
１８
ａｔｏｍｓ／ｃｍ
３
未満である
請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体基体中の酸素のピーク濃度の位置が、前記半導体基体の厚さの中央から上面側に５０μｍと前記半導体基体の厚さの中央から下面側に５０μｍとの間にある
請求項１又は２に記載の半導体装置。
【請求項５】
前記半導体基体中の酸素のピーク濃度の位置が、前記半導体基体の厚さの中央よりも下面側にある
請求項１又は２に記載の半導体装置。
【請求項６】
前記半導体基体の前記第１導電型のキャリア濃度の最小値の位置が、前記半導体基体中の酸素のピーク濃度の位置に対応する
請求項１又は２に記載の半導体装置。
【請求項７】
前記半導体基板と前記エピタキシャル成長層との間に設けられた第２導電型の埋込層を更に備える
請求項１又は２に記載の半導体装置。
【請求項８】
第１導電型の半導体基板と、前記半導体基板上に設けられた第１導電型のエピタキシャル成長層と、を備え、厚さが２００μｍ以上、４００μｍ以下の半導体基体を用意する工程と、
第１熱処理により、前記半導体基体中の酸素を前記半導体基体の上面側及び下面側へ外方拡散させて、前記半導体基体中の酸素のピーク濃度を減少させる工程と、
前記半導体基体中の酸素のピーク濃度を減少させた状態で、第２熱処理により、前記半導体基体中の酸素をドナー化する工程と、
を含む半導体装置の製造方法。
【請求項９】
前記半導体基体を用意する工程は、酸素濃度が１×１０
１８
ａｔｏｍｓ／ｃｍ
３
以上、１．３×１０
１８
ａｔｏｍｓ／ｃｍ
３
以下の前記半導体基体を用意する
請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記半導体基体を用意する工程は、
チョクラルスキー法により育成されたシリコン単結晶をスライスし、
前記半導体基板上に前記エピタキシャル成長層を成長させる
ことを含む
請求項８又は９に記載の半導体装置の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置及びその製造方法に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
特許文献１には、チョクラルスキー（ＣＺ）法でシリコン単結晶を育成する際にシリコン単結晶中に酸素が混入し、３５０℃以上、５００℃以下の熱処理により酸素が凝集し電子を放出することで、電気的に活性なサーマルドナーを形成することが開示されている。
【０００３】
特許文献２には、３５０℃以上、５００℃以下のアニール熱処理により、シリコン基板中の酸素が活性化してドナーとなること、及び、シリコン基板の表面側に形成されるＭＯＳ構造形成の際の熱処理により、表面側及び裏面側から酸素原子が外方拡散し、表面及び裏面から４５μｍ程度の深さまで酸素濃度が減少した状態で酸素をドナー化することが開示されている。特許文献３には、磁場印加チョクラルスキー（ＭＣＺ）法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２４－４６６３号公報
特許第５２４８７４１号明細書
特開平５－１５５６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１及び２に記載のように、シリコン基板中の酸素がドナー化することにより、シリコン基板の表面から深い領域において導電型がｐ型からｎ型に反転（Ｎ転）したり、高比抵抗化したりすることで、耐圧が低下する場合がある。
【０００６】
上記課題に鑑み、本開示は、シリコン基板中の酸素のドナー化に伴う耐圧低下を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様は、第１導電型の半導体基板と、半導体基板上に設けられた第１導電型のエピタキシャル成長層と、を有する半導体基体を備え、半導体基体の厚さが２００μｍ以上、４００μｍ以下であり、半導体基体中の酸素のピーク濃度の位置が、半導体基体の上面から５０μｍ以上、２５０μｍ以下の深さにある半導体装置であることを要旨とする。
【０００８】
本開示の他の態様は、第１導電型の半導体基板と、半導体基板上に設けられた第１導電型のエピタキシャル成長層と、を備え、厚さが２００μｍ以上、４００μｍ以下の半導体基体を用意する工程と、第１熱処理により、半導体基体中の酸素を半導体基体の上面側及び下面側へ外方拡散させて、半導体基体中の酸素のピーク濃度を減少させる工程と、半導体基体中の酸素のピーク濃度を減少させた状態で、第２熱処理により、半導体基体中の酸素をドナー化する工程と、を含む半導体装置の製造方法であることを要旨とする。
【発明の効果】
【０００９】
本開示によれば、シリコン基板中の酸素のドナー化に伴う耐圧低下を抑制することができる半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る半導体装置の断面図である。
第１実施形態に係る半導体装置の製造方法の工程断面図である。
第１実施形態に係る半導体装置の製造方法の図２に引き続く工程断面図である。
第１実施形態に係る半導体装置の製造方法の図３に引き続く工程断面図である。
第１実施形態に係る半導体装置の製造方法の図４に引き続く工程断面図である。
第１実施形態に係る半導体装置の製造方法の図５に引き続く工程断面図である。
第１実施形態に係る半導体装置の製造方法の図６に引き続く工程断面図である。
第１実施形態に係る半導体装置の製造方法の熱履歴例を示すフローチャートである。
図８の酸化工程及び拡散工程の熱処理条件例を示す表である。
図８のアニール工程の熱処理条件例を示す表である。
比較例に係る半導体装置の断面図である。
比較例に係る半導体装置の酸素濃度プロファイルを示すグラフである。
比較例に係る半導体装置のキャリア濃度プロファイルを示すグラフである。
第１実施形態に係る半導体装置の酸素濃度プロファイルを示すグラフである。
第１実施形態に係る半導体装置のキャリア濃度プロファイルを示すグラフである。
第２実施形態に係る半導体装置の製造方法の工程断面図である。
第２実施形態に係る半導体装置の製造方法の図１６に引き続く工程断面図である。
第３実施形態に係る半導体装置の断面図である。
第４実施形態に係る半導体装置の断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許