特許ウォッチ

公開番号2025072804
公報種別公開特許公報(A)
公開日2025-05-12
出願番号2023183151
出願日2023-10-25
発明の名称SiCエピタキシャルウェハ
出願人株式会社レゾナック
代理人個人,個人,個人
主分類C30B 29/36 20060101AFI20250501BHJP(結晶成長)
要約【課題】非破壊でSiC基板における基底面転位の密度を推定できる、SiCエピタキシャルウェハを提供することを目的とする。
【解決手段】本実施形態にかかるSiCエピタキシャルウェハは、SiC基板と、前記SiC基板に成膜されたSiCエピタキシャル層と、を備え、前記SiC基板は、基底面転位の密度が1個/cm²以上3000個/cm²以下であり、前記SiCエピタキシャル層は、ダブルショックレー(2SSF)型の積層欠陥の密度が4個/cm²以上10個/cm²以下であり、前記ダブルショックレー(2SSF)型の積層欠陥以外の積層欠陥の密度が2個/cm²である。
【選択図】図1
特許請求の範囲【請求項１】
ＳｉＣ基板と、
前記ＳｉＣ基板に成膜されたＳｉＣエピタキシャル層と、を備え、
前記ＳｉＣ基板は、基底面転位の密度が１個／ｃｍ
２
以上３０００個／ｃｍ
２
以下であり、
前記ＳｉＣエピタキシャル層は、ダブルショックレー（２ＳＳＦ）型の積層欠陥の密度が４個／ｃｍ
２
以上１０個／ｃｍ
２
以下であり、前記ダブルショックレー（２ＳＳＦ）型の積層欠陥以外の積層欠陥の密度が２個／ｃｍ
２
以下である、ＳｉＣエピタキシャルウェハ。
続きを表示（約 420 文字）【請求項２】
直径が１４５ｍｍ以上である、請求項１に記載のＳｉＣエピタキシャルウェハ。
【請求項３】
直径が１９５ｍｍ以上である、請求項１に記載のＳｉＣエピタキシャルウェハ。
【請求項４】
前記ダブルショックレー（２ＳＳＦ）型の積層欠陥の密度が６個／ｃｍ
２
以上１０個／ｃｍ
２
以下である、請求項１に記載のＳｉＣエピタキシャルウェハ。
【請求項５】
前記ダブルショックレー（２ＳＳＦ）型の積層欠陥の密度が８個／ｃｍ
２
以上１０個／ｃｍ
２
以下である、請求項１に記載のＳｉＣエピタキシャルウェハ。
【請求項６】
前記ダブルショックレー（２ＳＳＦ）型の積層欠陥の密度が４個／ｃｍ
２
以上６個／ｃｍ
２
以下である、請求項１に記載のＳｉＣエピタキシャルウェハ。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＳｉＣエピタキシャルウェハに関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きい。また、炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて熱伝導率が３倍程度高い等の特性を有する。そのため炭化珪素（ＳｉＣ）は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。このため、近年、上記のような半導体デバイスにＳｉＣエピタキシャルウェハが用いられるようになっている。
【０００３】
ＳｉＣエピタキシャルウェハは、ＳｉＣ基板の表面にＳｉＣエピタキシャル層を積層することで得られる。以下、ＳｉＣエピタキシャル層を積層前の基板をＳｉＣ基板と称し、ＳｉＣエピタキシャル層を積層後の基板をＳｉＣエピタキシャルウェハと称する。ＳｉＣ基板は、ＳｉＣインゴットから切り出すことで作製される。パワーデバイス、高周波デバイス、高温動作デバイス等のＳｉＣデバイスは、ＳｉＣエピタキシャルウェハのＳｉＣエピタキシャル層にデバイスを形成後に、ＳｉＣエピタキシャルウェハをチップ化して得られる。
【０００４】
ＳｉＣエピタキシャルウェハには、一般に、結晶欠陥が内在している。結晶欠陥の中には、後工程に悪影響を及ぼし、ＳｉＣデバイスの正常動作を阻害する欠陥がある。このような欠陥は、キラー欠陥と呼ばれている。例えば、基底面転位（ＢＰＤ）は、キラー欠陥の一つである積層欠陥を引き起こす原因となると言われている（例えば、特許文献１）。
【０００５】
また特許文献２には、複数種類の積層欠陥があり、積層欠陥の合計やそのうちダブルショックレー型の積層欠陥を低減する方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
特許第５９６１３５７号公報
特許第６８２４０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のようにキラー欠陥を引き起こす原因となる基底面転位（ＢＰＤ）の位置、数を把握しておくことは、ＳｉＣデバイスを作製する際に重要である。しかしながら、ＳｉＣエピタキシャル層を積層後に、ＳｉＣ基板において、基底面転位が多く集まっている位置及び基底面転位の数を非破壊で把握することは難しい。
【０００８】
本発明は上記問題に鑑みてなされたものであり、ＳｉＣエピタキシャル層を積層後であっても、ＳｉＣ基板において、基底面転位が多く集まっている位置及び基底面転位の数を推定できる、ＳｉＣエピタキシャルウェハを提供することを目的とする。
【課題を解決するための手段】
【０００９】
（１）第１の態様に係るＳｉＣエピタキシャルウェハは、ＳｉＣ基板と、前記ＳｉＣ基板に成膜されたＳｉＣエピタキシャル層と、を備える。前記ＳｉＣ基板は、基底面転位の密度が１個／ｃｍ
２
以上３０００個／ｃｍ
２
以下である。前記ＳｉＣエピタキシャル層は、ダブルショックレー（２ＳＳＦ）型の積層欠陥の密度が４個／ｃｍ
２
以上１０個／ｃｍ
２
以下であり、前記ダブルショックレー（２ＳＳＦ）型の積層欠陥以外の積層欠陥の密度が２個／ｃｍ
２
以下である。
【００１０】
（２）上記態様に係るＳｉＣエピタキシャルウェハは、直径が１４５ｍｍ以上でもよい。
（【００１１】以降は省略されています）

関連特許