特許ウォッチ

公開番号2025164803
公報種別公開特許公報(A)
公開日2025-10-30
出願番号2025135965,2024203623
出願日2025-08-18,2021-01-07
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10D 30/67 20250101AFI20251023BHJP()
要約【課題】オン電流が大きい半導体装置を提供する。
【解決手段】酸化物半導体膜と、酸化物半導体膜上のソース電極およびドレイン電極と、
酸化物半導体膜、ソース電極、およびドレイン電極を覆って配置された、層間絶縁膜と、
酸化物半導体膜上のゲート絶縁膜と、酸化物半導体膜上のバリア絶縁膜と、ゲート絶縁膜
上のゲート電極と、を有し、バリア絶縁膜は、ソース電極とゲート絶縁膜の間、およびド
レイン電極とゲート電極の間に配置され、層間絶縁膜には、ソース電極とドレイン電極の
間の領域に重畳するように、開口が形成されており、バリア絶縁膜、ゲート絶縁膜および
ゲート電極は、層間絶縁膜の開口の中に配置され、ゲート絶縁膜は、バリア絶縁膜の上方
で層間絶縁膜に接する。
【選択図】図1
特許請求の範囲【請求項１】
酸化物半導体膜と、
前記酸化物半導体膜上のソース電極およびドレイン電極と、
前記酸化物半導体膜、前記ソース電極、および前記ドレイン電極上の、層間絶縁膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記酸化物半導体膜上の第１の絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記層間絶縁膜上の絶縁膜と、を有し、
前記層間絶縁膜は、前記ソース電極と前記ドレイン電極の間の領域に重畳して、開口が形成されており、
前記第１の絶縁膜は、前記ソース電極および前記ドレイン電極と接する領域を有し、
前記第１の絶縁膜の最上部は、前記ゲート絶縁膜の最上部より低く、
前記第１の絶縁膜の最上部は、前記層間絶縁膜の最上部より低く、
前記開口の側壁において、前記ゲート絶縁膜と前記層間絶縁膜とが接する領域を有し、
前記絶縁膜と前記層間絶縁膜とが接する領域を有する、
半導体装置。
続きを表示（約 930 文字）【請求項２】
請求項１において、
前記第１の絶縁膜は、窒化シリコン、窒化酸化シリコン、および酸化シリコンの中から選ばれるいずれか一を含む半導体装置。
【請求項３】
請求項１において、
前記第１の絶縁膜の上部がテーパー形状である半導体装置。
【請求項４】
酸化物半導体膜と、
前記酸化物半導体膜上のソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極上の第１の絶縁膜と、
前記酸化物半導体膜、前記ソース電極、前記ドレイン電極および前記第１の絶縁膜上の、層間絶縁膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記酸化物半導体膜上の第２の絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記層間絶縁膜上の第３の絶縁膜と、を有し、
前記層間絶縁膜は、前記ソース電極と前記ドレイン電極の間の領域に重畳して、開口が形成されており、
前記第２の絶縁膜は、前記ソース電極、前記ドレイン電極および前記第１の絶縁膜と接する領域を有し、
前記第２の絶縁膜の最上部は、前記ゲート絶縁膜の最上部より低く、
前記第２の絶縁膜の最上部は、前記層間絶縁膜の最上部より低く、
前記開口の側壁において、前記ゲート絶縁膜と前記層間絶縁膜とが接する領域を有し、
前記第３の絶縁膜と前記層間絶縁膜とが接する領域を有する、
半導体装置。
【請求項５】
請求項４において、
前記第２の絶縁膜は、窒化シリコン、窒化酸化シリコン、および酸化シリコンの中から選ばれるいずれか一を含む半導体装置。
【請求項６】
請求項４において、
前記第２の絶縁膜の上部がテーパー形状である半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記酸化物半導体膜は、インジウム酸化物を含む半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記開口の上部は前記開口の下部よりも、広がった形状である半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、トランジスタ、半導体装置、および電子機器に関する。また、本発
明の一態様は、半導体装置の作製方法に関する。また、本発明の一態様は、半導体ウエハ
、およびモジュールに関する。
続きを表示（約 1,700 文字）【０００２】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影
装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器
などは、半導体装置を有すると言える場合がある。
【０００３】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。
【背景技術】
【０００４】
近年、半導体装置の開発が進められ、ＬＳＩ、ＣＰＵ、およびメモリが主に用いられて
いる。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジス
タ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
【０００５】
ＬＳＩ、ＣＰＵ、およびメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えば
プリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
【０００６】
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成す
る技術が注目されている。該トランジスタは集積回路（ＩＣ）または画像表示装置（単に
表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適
用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料と
して酸化物半導体が注目されている。
【０００７】
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が
小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が
低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。
）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を
応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されてい
る（特許文献２参照。）。
【０００８】
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要
求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
【先行技術文献】
【特許文献】
【０００９】
特開２０１２－２５７１８７号公報
特開２０１１－１５１３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。
または、本発明の一態様は、電界効果移動度が大きい半導体装置を提供することを課題の
一つとする。または、本発明の一態様は、周波数特性が良好な半導体装置を提供すること
を課題の一つとする。または、本発明の一態様は、良好な電気特性を有する半導体装置を
提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装
置を提供することを課題の一つとする。または、本発明の一態様は、低消費電力の半導体
装置を提供することを課題の一つとする。または、本発明の一態様は、トランジスタ特性
のばらつきが少ない半導体装置を提供することを課題の一つとする。または、本発明の一
態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。
または、本発明の一態様は、上記半導体装置の作製方法を提供することを課題の一つとす
る。
（【００１１】以降は省略されています）

関連特許