特許ウォッチ

公開番号2025149736
公報種別公開特許公報(A)
公開日2025-10-08
出願番号2024050559
出願日2024-03-26
発明の名称半導体装置
出願人個人
代理人個人
主分類H10D 30/66 20250101AFI20251001BHJP()
要約【課題】SiC-MOSFETのチャネル抵抗(Rch)を大幅に減少させることである。
【解決手段】本発明は、SiC界面とゲート絶縁膜の間に第1の導電型の第2のSiCエピ層を形成したMOS構造を含むプレナー型MOSFET200であって、ボディ領域23の不純物濃度を高くすることでチャネル長Lchを短くできチャネル抵抗を低減することと同時にパンチスルー電圧を高くすることが可能であり、かつチャネルエピ25の濃度Nceと厚みTceを調整することでVthを制御することが可能であり、ボディ領域23の不純物濃度の値とVthを独立して個別に設計することが可能な半導体装置を提供する。
【選択図】図4
特許請求の範囲【請求項１】
金属－絶縁体－半導体電界効果トランジスタを含む半導体素子と、
前記半導体素子の電位を設定する電位設定部と、
を備える半導体装置であって、
前記電位設定部は、
ゲート電極と、
ソース電極と、
ドレイン電極と、
を備え、
前記金属－絶縁体－半導体電界効果トランジスタは、
第１導電型の半導体基板と、
前記半導体基板の主面上に位置する第１導電型の第１の炭化珪素半導体層と、
前記第１の炭化珪素半導体層内に位置する第２導電型のボディ領域と、
前記ボディ領域内に位置する第１導電型のソース領域と、
前記第１の炭化珪素半導体層上でかつ前記ボディ領域および前記ソース領域の少なくとも一部に接して形成された第１導電型の第２の炭化珪素半導体層と、
前記第２の炭化珪素半導体層上のゲート絶縁膜と、
前記ゲート絶縁膜上の前記ゲート電極と、
前記ソース領域と前記ボディ領域に接触する前記ソース電極と、
前記半導体基板の裏面に設けられた前記ドレイン電極と、
を備え、
前記ボディ領域の不純物濃度Ｎｐｗが１ｅ１８ｃｍ－３以上に設定されていることを特徴とする半導体装置。
続きを表示（約 2,000 文字）【請求項２】
請求項１に記載の半導体装置において、
前記ボディ領域の不純物濃度Ｎｐｗを調整してチャネル長Ｌｃｈを所定値に制御することを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２の炭化珪素半導体層の不純物濃度をＮｃｅとし、前記第２の炭化珪素半導体層の厚みをＴｃｅとしたときに、前記Ｎｃｅおよび／または前記Ｔｃｅを調整してゲート閾値電圧Ｖｔｈを所定値にすることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記ドレイン電極の電圧をＶｄｓとし、前記ドレイン電極に流れる電流をＩｄとしたときの飽和電流をＩｄｓａｔとし、
前記第２の炭化珪素半導体層の不純物濃度をＮｃｅとし、前記第２の炭化珪素半導体層の厚みをＴｃｅとし、
前記Ｉｄｓａｔが所定の値より大きいときは前記Ｎｐｗを高くし、および／または前記Ｔｃｅを短くし、および／または前記Ｎｃｅを高くし、および／またはチャネル長Ｌｃｈを長くし、前記Ｉｄｓａｔを減少させて所定の値にし、前記Ｉｄｓａｔが所定の値より小さいときは前記Ｎｐｗを低くし、および／または前記Ｔｃｅを長くし、および／または前記Ｎｃｅを低くし、および／または前記Ｌｃｈを短くし、前記Ｉｄｓａｔを増加させて所定値にすることを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
チャネル長Ｌｃｈを短くしたときに、パンチスルー電圧Ｖｐｔが所定値より小さくなり始めるＬｃｈをＬｃｈｍｉｎｐｔとし、
前記チャネル長Ｌｃｈを短くしたときに、ゲート閾値電圧Ｖｔｈが急激に低下し始めるＬｃｈをＬｃｈｍｉｎｓｃとし、
前記Ｌｃｈｍｉｎｐｔが前記Ｌｃｈｍｉｎｓｃより長いときに、前記ボディ領域の不純物濃度Ｎｐｗを高くして前記Ｌｃｈｍｉｎｐｔが前記Ｌｃｈｍｉｎｓｃの以下の値となるように制御することを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第２の炭化珪素半導体層の厚みをＴｃｅとしたときに、前記Ｔｃｅが８ｎｍ以上であることを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記第２の炭化珪素半導体層の不純物濃度をＮｃｅとしたときに、前記Ｎｃｅが１ｅ１７ｃｍ－３以上であることを特徴とする半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記第２の炭化珪素半導体層の厚みをＴｃｅとしたときに、前記Ｔｃｅが１００ｎｍ以下であることを特徴とする半導体装置。
【請求項９】
請求項６に記載の半導体装置において、
前記ゲート電極の電圧をＶｇｓを０Ｖ及び前記ドレイン電極の電圧をＶｄｓを０Ｖにしたのときに、前記ボディ領域と前記ソース領域のＰＮ接合の空乏層の長さをｄｂｓ、前記ボディ領域と前記第１の炭化珪素半導体層のＰＮ接合の空乏層の長さをｄｂｊ、前記ｄｂｓと前記ｄｂｊのうち大きい方の値をｄｍとしたときに、前記第２の炭化珪素半導体層の厚みＴｃｅが前記ｄｍ以上であることを特徴とする半導体装置。
【請求項１０】
請求項１に記載の半導体装置において、
前記第１導電型の第２の炭化珪素半導体層と前記ゲート絶縁膜の間に第２導電型の第３の炭化珪素半導体層を形成し、
前記第１導電型の第２の炭化珪素半導体層は、
不純物濃度をＮｃｅｎ、厚みをＴｃｅｎ、空乏化したときの固定電荷をＱｃｅｎとし、前記Ｑｃｅｎはｑ＊Ｎｃｅｎ＊Ｔｃｅｎであり、
前記第２導電型の第３の炭化珪素半導体層は、
不純物濃度をＮｃｅｐ、厚みをＴｃｅｐ、空乏化したときの固定電荷をＱｃｅｐとし、前記Ｑｃｅｐはｑ＊Ｎｃｅｐ＊Ｔｃｅｐであり、前記Ｔｃｅｎと前記Ｔｃｅｐの和をＴｃｅ、前記Ｑｃｅｎと前記Ｑｃｅｐの差をＱｃｅとしたとき、前記Ｑｃｅｎは前記Ｑｃｅｐ以上であり、
前記Ｑｃｅ、前記Ｔｃｅ、前記Ｑｃｅｎ、前記Ｎｃｅｎ、前記Ｔｃｅｎ、前記Ｑｃｅｐ、前記Ｎｃｅｐおよび／または前記Ｔｃｅｐを調整することで、ゲート閾値電圧Ｖｔｈ、パンチスルー電圧Ｖｐｔ、チャネル長Ｌｃｈを短くしたときに前記ゲート閾値電圧Ｖｔｈが急激に低下し始めるＬｃｈであるＬｃｈｍｉｎｓｃ、チャネル長Ｌｃｈを短くしたときに前記パンチスルー電圧Ｖｐｔが所定値より小さくなり始める前記ＬｃｈであるＬｃｈｍｉｎｐｔおよび／または前記ドレイン電極の電圧Ｖｄｓを上げたときに前記ドレイン電極に流れる電流をＩｄとしたときの飽和電流Ｉｄｓａｔを制御することを特徴とする半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体素子に関する。特に、高耐圧、大電流用に使用される、炭化珪素半導体素子（パワー半導体デバイス）に関する。本発明は、また、炭化珪素半導体素子を備えた半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップの大きな高硬度の半導体材料であり、パワー素子、耐環境素子、高温動作素子、高周波素子等の種々の半導体装置に応用されている。中でも、スイッチング素子や整流素子などのパワー素子への応用が注目されている。ＳｉＣを用いたパワー素子は、Ｓｉパワー素子よりも電力損失を大幅に低減できるなどの利点がある。また、ＳｉＣパワー素子は、そのような特性を活かして、Ｓｉパワー素子と比較して、より小型の半導体装置を実現することができる。
【先行技術文献】
【特許文献】
【０００３】
国際公開２０１５／１９８４６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳｉＣ材料を利用した金属－絶縁体－半導体電界効果トランジスタ（ＳｉＣ－ＭＯＳＦＥＴ）はチャネル移動度が低くチャネル抵抗（Ｒｃｈ）が高いという問題がある。これは界面のトラップ密度が高いことが主な原因である。ＳｉＣ材料の電界強度はＳｉよりも約１０倍高いことによってＭＯＳＦＥＴのドリフト層の抵抗をＳｉのそれよりも数１００分の一に低減することが可能である。しかしＲｃｈが高いことによってオン抵抗（Ｒｏｎ）が高くなるため、６００Ｖ以上のパワーデバイスにしかＳｉＣ－ＭＯＳＦＥＴの応用領域はないと言われている。
【０００５】
チャネル移動度を向上させるための研究開発は長年行われており、ウエハープロセスの改善やＳｉＣ材料の面方位の工夫などが主に行われてきた。また構造面での工夫として、ＳｉＣとゲート絶縁膜の間に薄膜のＳｉＣエピ（チャネルエピ）を挿入することでチャネル移動度を向上させる構造も提案されている。数十年かけて改善はされてきているとはいえ、シリコン（Ｓｉ）の実効チャネル移動度（Ｕｅｆ）の１００ｃｍ２／Ｖｓに対しＳｉＣの場合、製品レベルではＳｉの半分の５０ｃｍ２／Ｖｓ程度と低く、まだ十分とは言えない現状である。ＳｉＣ－ＭＯＳＦＥＴのチャネル抵抗を大幅に低減することが困難という問題がある。
【０００６】
本発明の目的は、ＳｉＣ－ＭＯＳＦＥＴのチャネル抵抗（Ｒｃｈ）を大幅に減少させることである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、金属－絶縁体－半導体電界効果トランジスタを含む半導体素子と、前記半導体素子の電位を設定する電位設定部と、を備える半導体装置であって、前記電位設定部は、ゲート電極と、ソース電極と、ドレイン電極と、を備え、前記金属－絶縁体－半導体電界効果トランジスタは、第１導電型の半導体基板と、前記半導体基板の主面上に位置する第１導電型の第１の炭化珪素半導体層と、前記第１の炭化珪素半導体層内に位置する第２導電型のボディ領域と、前記ボディ領域内に位置する第１導電型のソース領域と、前記第１の炭化珪素半導体層上でかつ前記ボディ領域および前記ソース領域の少なくとも一部に接して形成された第１導電型の第２の炭化珪素半導体層と、前記第２の炭化珪素半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極と、前記ソース領域と前記ボディ領域に接触する前記ソース電極と、前記半導体基板の裏面に設けられた前記ドレイン電極と、を備え、前記ボディ領域の不純物濃度Ｎｐｗが１ｅ１８ｃｍ－３以上に設定されていることを特徴とする。
【０００８】
また、本発明に係る半導体装置において、前記ボディ領域の不純物濃度Ｎｐｗを調整してチャネル長Ｌｃｈを所定値に制御することが好ましい。
【０００９】
また、本発明に係る半導体装置において、前記第２の炭化珪素半導体層の不純物濃度をＮｃｅとし、前記第２の炭化珪素半導体層の厚みをＴｃｅとしたときに、前記Ｎｃｅおよび／または前記Ｔｃｅを調整してゲート閾値電圧Ｖｔｈを所定値にすることが好ましい。
【００１０】
また、本発明に係る半導体装置において、前記ドレイン電極の電圧をＶｄｓとし、前記ドレイン電極に流れる電流をＩｄとしたときの飽和電流をＩｄｓａｔとし、前記第２の炭化珪素半導体層の不純物濃度をＮｃｅとし、前記第２の炭化珪素半導体層の厚みをＴｃｅとし、前記Ｉｄｓａｔが所定の値より大きいときは前記Ｎｐｗを高くし、および／または前記Ｔｃｅを短くし、および／または前記Ｎｃｅを高くし、および／またはチャネル長Ｌｃｈを長くし、前記Ｉｄｓａｔを減少させて所定の値にし、前記Ｉｄｓａｔが所定の値より小さいときは前記Ｎｐｗを低くし、および／または前記Ｔｃｅを長くし、および／または前記Ｎｃｅを低くし、および／または前記Ｌｃｈを短くし、前記Ｉｄｓａｔを増加させて所定値にすることが好ましい。
（【００１１】以降は省略されています）

関連特許