特許ウォッチ

公開番号2025152417
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024054301
出願日2024-03-28
発明の名称超伝導量子回路装置
出願人日本電気株式会社
代理人個人,個人
主分類H10N 60/10 20230101AFI20251002BHJP()
要約【課題】第1のチップのSQUIDループと第2のチップの配線との磁界結合の強度を確保し、量子ビットの性能指標である所望の内部Q値を確保可能とする。
【解決手段】配線層に、SQUID(superconducting quantum interference device)を含む量子ビット回路を含む第1のチップと、第1面に配線層を有し、前記第1面の前記配線層が前記第1のチップの前記配線層に対向して配置された第2のチップと、を備え、前記第1のチップの前記配線層が、前記量子ビット回路の前記SQUIDに併設して開口を備え、前記第2のチップの前記第1面の前記配線層が、一端が端子に接続され、他端がグランドに接続される配線を備え、前記配線は、前記第1のチップの少なくとも前記開口に対向する領域に、前記第1のチップの前記量子ビット回路に沿って延在され、前記他端でグランドパタンに接続される。
【選択図】図7
特許請求の範囲【請求項１】
配線層に、ＳＱＵＩＤ（superconducting quantum interference device）を含む量子ビット回路を含む第１のチップと、
第１面に配線層を有し、前記第１面の前記配線層が前記第１のチップの前記配線層に対向して配置された第２のチップと、
を備え、
前記第１のチップの前記配線層が、前記量子ビット回路の前記ＳＱＵＩＤに併設して開口を備え、
前記第２のチップの前記第１面の前記配線層が、一端が端子に接続され、他端がグランドに接続される配線を備え、
前記配線は、前記第１のチップの少なくとも前記開口に対向する領域に、前記第１のチップの前記量子ビット回路に沿って延在され、前記他端でグランドパタンに接続される、超伝導量子回路装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１のチップにおいて、前記ＳＱＵＩＤは、前記量子ビット回路の超伝導配線に一端が接続され、他端がグランド電極に接続されたジョセフソン接合を含む、請求項１記載の超伝導量子回路装置。
【請求項３】
前記第１のチップにおいて、前記量子ビット回路の前記超伝導配線と、前記グランド電極と、前記超伝導配線と前記グランド電極間に並列に接続された２つの前記ジョセフソン接合が前記ＳＱＵＩＤのループを構成し、
前記グランド電極は、前記量子ビット回路から最も離間して配置される、請求項２記載の超伝導量子回路装置。
【請求項４】
前記第１のチップにおいて、前記開口は、前記グランド電極に隣接して配設されている請求項３記載の超伝導量子回路装置。
【請求項５】
前記第２のチップにおいて、前記配線と、前記配線の他端が接続する前記グランドパタンとが囲む領域は、前記第１のチップの前記ＳＱＵＩＤが配置される領域を含むか、一部で重なる、請求項１記載の超伝導量子回路装置。
【請求項６】
前記第２のチップにおいて、前記配線は、前記第１のチップの前記開口と重なる位置で折れ曲がり、前記第１のチップの前記量子ビット回路の前記ＳＱＵＩＤに並行に前記開口を横断し、前記開口端側に配設される前記グランドパタンに接続される、請求項１記載の超伝導量子回路装置。
【請求項７】
前記第２のチップにおいて、前記配線の他端が接続する前記グランドパタンは、前記第１のチップの少なくとも前記ＳＱＵＩＤが配置される領域を囲み、前記配線の前記折れ曲がりの位置を超えて延在され、前記配線が接続する前記端子側に向けて前記配線に併設されている、請求項６記載の超伝導量子回路装置。
【請求項８】
前記第２のチップにおいて、前記配線の他端が接続する前記グランドパタンは、前記配線の他端との接続部は、一部が前記第１のチップの前記配線層の前記開口の領域と重なる、請求項６記載の超伝導量子回路装置。
【請求項９】
動作時に、前記第２のチップの前記端子には信号源からの信号が供給され、前記配線に流れる電流によって生成される磁界が、前記第１のチップの前記開口を通過し前記量子ビット回路の前記ＳＱＵＩＤのループを貫く、請求項１記載の超伝導量子回路装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、超伝導量子回路装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
超伝導量子回路からなる量子ビットは、一般に、半導体基板表面に蒸着等で形成された超伝導材料の平面回路と、ループに複数のジョセフソン接合を含むＳＱＵＩＤ(superconducting quantum interference device, 超伝導量子干渉デバイス)等の非線形インダクタから構成され、ＳＱＵＩＤループに磁場を印加して、量子ビットの状態を制御する。例えば特許文献１には、基板の第１面に量子ビットを備えた第１のチップと、基板の第１面に磁場を発生させるコイル配線（磁場印加用電流路）を備えた第２のチップとを備え、第２のチップのコイル配線の中心軸と、第１のチップの量子ビットのＳＱＵＩＤループの中心軸とが重なるように位置を合わせて、第１のチップの第１面を、第２のチップの第１面に対向して接合した３次元配線構造の量子デバイスが開示されている。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１０９５０６５４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１のように、第２のチップのコイル配線の中心軸と第１のチップの量子ビット回路のＳＱＵＩＤループの中心軸を合わせると、第１のチップと第２のチップが狭い場合、第２のチップのコイル配線の中心軸と第１のチップの量子ビット回路のＳＱＵＩＤループの間でキャパシタンスが大きくなりやすい。この結果、第１のチップのＳＱＵＩＤループと第２のチップのコイル配線との磁界結合の強度と、量子ビット回路の性能指標である内部Ｑ値の大きさとがトレードオフの関係となり、これらを両立することは困難である。
【０００５】
本開示は、上記課題に鑑みて創案されたものであって、第１のチップの量子ビット回路のＳＱＵＩＤループと第２のチップの配線との磁界結合の強度を確保し、第１のチップの量子ビット回路の性能指標である所望の内部Ｑ値を確保可能とした超伝導量子回路装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本開示によれば、超伝導量子回路装置は、配線層に、ＳＱＵＩＤ（superconducting quantum interference device）を含む量子ビット回路を含む第１のチップと、第１面に配線層を有し、前記第１面の前記配線層が前記第１のチップの前記配線層に対向して配置された第２のチップと、を備えている。前記第１のチップの前記配線層は、前記量子ビット回路の前記ＳＱＵＩＤに併設して開口を備えている。前記第２のチップの前記第１面の前記配線層は、一端が端子に接続され、他端がグランドに接続される配線を備え、前記配線は、前記第１のチップの少なくとも前記開口に対向する領域に、前記第１のチップの前記量子ビット回路に沿って延在され、前記他端でグランドパタンに接続される。
【発明の効果】
【０００７】
本開示によれば、第１のチップの量子ビット回路のＳＱＵＩＤループと第２のチップの配線との磁界結合の強度を確保し、第１のチップの量子ビット回路の性能指標である所望の内部Ｑ値を確保可能としている。
【図面の簡単な説明】
【０００８】
（Ａ）、（Ｂ）は比較例を説明する図である。
（Ａ）、（Ｂ）は比較例を説明する図である。
（Ａ）、（Ｂ）は比較例を説明する図である。
（Ａ）、（Ｂ）は本開示の一例を説明する図である。
（Ａ）、（Ｂ）は本開示の一例を説明する図である。
本開示の一例を説明する図である。
本開示の一例を説明する図である。
本開示の一例を説明する図である。
（Ａ）乃至（Ｃ）は本開示の一例を説明する図である。
（Ａ）乃至（Ｃ）は本開示の一例を説明する図である。
（Ａ）乃至（Ｃ）は本開示の一例を説明する図である。
本開示の一例を説明する図である。
【発明を実施するための形態】
【０００９】
本開示のいくつかの実施形態について説明する。はじめに、本開示の理解のために、比較例として特許文献１に開示された量子デバイスについて本発明者による分析を与える。図１（Ａ）、図１（Ｂ）は、特許文献１のFigure 5A、Figure ５B等に開示された量子デバイスを書き直した図面である。図１（Ａ）は、第２のチップ３１１の配線レイアウトを模式的に示す平面図であり、図１（Ｂ）は、第１のチップ３０１の配線レイアウトを模式的に示す平面図である。図１（Ａ）、図１（Ｂ）において、白色の領域は超伝導材料の層が存在する領域に対応し、灰色の領域は超伝導材料が存在せず、チップの基板が露出している場合があり得る領域に対応する。
【００１０】
図１（Ａ）を参照すると、第２のチップ３１１において、超伝導体層から形成されたコイル配線（バイアスコイル）は超伝導体のグランド面５０１に結合された第１部分５０４と、デバイスの動作中に制御信号を供給する信号源に結合される第２部分５０６と、ループ部５０８とを含む。コイル配線のループ部５０８は、内側ループエッジ５０３と外側ループエッジ５０５を含む。外側ループエッジ５０５は、ギャップ（間隙）５０７を介して超伝導体のグランド面５０１の縁と対向している（グランド面５０１から分離されている）。図１（Ａ）に示すように、第２のチップ３１１において、第１部分５０４および第２部分５０６の超伝導体材料の幅５０９は、ループ部５０８の超伝導体材料の幅５１１よりも、はるかに狭く設定されている。リターン電流を適切な経路とするため、バイアス線が短絡される部分にはグランド接続が行われる。例えばコイル配線の両側に不図示のバンプ（グランドバンプ）が用いられる。
（【００１１】以降は省略されています）

関連特許