特許ウォッチ

公開番号2025150019
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024050660
出願日2024-03-27
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 23/50 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】ダイパッドからの接合層の漏出を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置A10は、パッド部21を有するダイパッド20と、パッド部21の第1方向zの一方側に位置する半導体素子10と、パッド部21と半導体素子10とを接合する接合層19とを備える。パッド部21は、搭載面211および第1周面213を有する。半導体素子10は、搭載面211に接合されている。ダイパッド20は、第1周面213から突出する第1張出部24を有する。第1張出部24は、第1方向zにおいて搭載面211と同じ側を向く第1面241を有する。第1面241は、第1方向zにおいて第1周面213を基準として搭載面211とは反対側に位置する。
【選択図】図10
特許請求の範囲【請求項１】
パッド部を有するダイパッドと、
前記パッド部の第１方向の一方側に位置する半導体素子と、
前記パッド部と前記半導体素子とを接合する接合層と、を備え、
前記パッド部は、前記半導体素子に対向する搭載面と、前記第１方向に対して直交する方向を向く第１周面と、を有し、
前記半導体素子は、前記搭載面に接合されており、
前記ダイパッドは、前記第１周面から突出する第１張出部を有し、
前記第１張出部は、前記第１方向において前記搭載面と同じ側を向く第１面を有し、
前記第１面は、前記第１方向において前記第１周面を基準として前記搭載面とは反対側に位置する、半導体装置。
続きを表示（約 750 文字）【請求項２】
前記第１張出部は、前記第１面を基準として前記第１周面とは反対側に位置する第２面を有し、
前記第１方向に視て、前記第２面の全体は、前記第１面に重なっている、請求項１に記載の半導体装置。
【請求項３】
前記第２面は、凸状である、請求項２に記載の半導体装置。
【請求項４】
前記パッド部は、前記第１方向において前記搭載面とは反対側に位置する裏面を有し、
前記第１方向において、前記第１面は、前記裏面よりも前記搭載面の近くに位置する、請求項２に記載の半導体装置。
【請求項５】
前記パッド部は、前記第１方向に対して直交する方向において前記第１周面と同じ側を向く第２周面を有し、
前記第２周面は、前記第１方向において前記裏面と前記第２面との間に位置しており、
前記第１方向に視て、前記第１周面は、前記半導体素子と前記第２周面との間に位置する、請求項４に記載の半導体装置。
【請求項６】
前記第２周面の前記第１方向の寸法は、前記第１周面の前記第１方向の寸法より大きい、請求項５に記載の半導体装置。
【請求項７】
前記第１面は、前記第２面に向けて湾曲している、請求項６に記載の半導体装置。
【請求項８】
前記第１面の表面粗さは、前記裏面の表面粗さより大きい、請求項６に記載の半導体装置。
【請求項９】
前記第１張出部は、前記第１面から凹む凹部を有する、請求項６に記載の半導体装置。
【請求項１０】
前記第１方向に視て、前記凹部は、前記第２面に重なっている、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
特許文献１に開示されている半導体装置のように、樹脂パッケージ形式の半導体装置が広く知られている。特許文献１に開示されている半導体装置は、半導体素子と、当該半導体素子に導通する第１リードおよび第３リードと、当該半導体素子を搭載する第２リードと、当該半導体素子を覆う封止樹脂とを備える。
【０００３】
特許文献１に開示されている半導体装置においては、半導体素子は、接合層を介して第２リードの第２パッド部の第２パッド表面に接合されている。この場合において、第２パッド表面の面積に対して半導体素子の素子表面の面積が相対的に大きくなると、第２パッド表面から接合層が漏出する。接合層の漏出が過大となると、封止樹脂の外方に位置する第２リードの部位に接合層が到達するおそれがある。このことは、当該半導体装置を配線基板に実装する際の支障の要因となる。
【先行技術文献】
【特許文献】
【０００４】
特開２０１８－６０９０８号公報
【０００５】
［概要］
本開示は先述の事情に鑑み、ダイパッドからの接合層の漏出を抑制することが可能な半導体装置を提供することをその課題とする。
【０００６】
本開示によって提供される半導体装置は、パッド部を有するダイパッドと、前記パッド部の第１方向の一方側に位置する半導体素子と、前記パッド部と前記半導体素子とを接合する接合層とを備える。前記パッド部は、前記半導体素子に対向する搭載面と、前記第１方向に対して直交する方向を向く第１周面とを有する。前記半導体素子は、前記搭載面に接合されている。前記ダイパッドは、前記第１周面から突出する第１張出部を有する。前記第１張出部は、前記第１方向において前記搭載面と同じ側を向く第１面を有する。前記第１面は、前記第１方向において前記第１周面を基準として前記搭載面とは反対側に位置する。
【０００７】
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００８】
図１は、本開示の第１実施形態に係る半導体装置の斜視図である。
図２は、図１に示す半導体装置の平面図である。
図３は、図２に対応する平面図であり、封止樹脂を透過している。
図４は、図１に示す半導体装置の底面図である。
図５は、図４に対応する底面図であり、封止樹脂を透過している。
図６は、図１に示す半導体装置の正面図である。
図７は、図１に示す半導体装置の右側面図である。
図８は、図１に示す半導体装置の左側面図である。
図９は、図３のＩＸ－ＩＸ線に沿う断面図である。
図１０は、図３のＸ－Ｘ線に沿う断面図である。
図１１は、図３のＸＩ－ＸＩ線に沿う断面図である。
図１２は、図３の部分拡大図であり、接合層を透過している。
図１３は、図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。
図１４は、本開示の第１実施形態の第１変形例に係る半導体装置の部分拡大断面図であり、図１３に対応している。
図１５は、本開示の第１実施形態の第２変形例に係る半導体装置の部分拡大断面図であり、図１３に対応している。
図１６は、本開示の第２実施形態に係る半導体装置の部分拡大平面図であり、図１２に対応している。
図１７は、図１６のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。
図１８は、本開示の第３実施形態に係る半導体装置の部分拡大平面図であり、図１２に対応している。
図１９は、図１８のＸＩＸ－ＸＩＸ線に沿う断面図である。
【０００９】
［詳細な説明］
本開示の詳細について、添付図面に基づき説明する。
【００１０】
〔第１実施形態〕
図１～図１３に基づき、本開示の第１実施形態に係る半導体装置Ａ１０について説明する。半導体装置Ａ１０は、半導体素子１０、ダイパッド２０、複数の第１端子３１、複数の第２端子３２、複数のワイヤ４０、および封止樹脂５０を備える。半導体装置Ａ１０のパッケージ形式は、ＳＯＰ（Small Outline Package）である。ただし、半導体装置Ａ１０のパッケージ形式は、ＳＯＰに限定されない。ここで、図３および図５は、理解の便宜上、封止樹脂５０を透過している。図３および図５においては、封止樹脂５０の外形を想像線（二点鎖線）で示している。図１２は、理解の便宜上、接合層１９をさらに透過している。
（【００１１】以降は省略されています）

関連特許