特許ウォッチ

公開番号2025145533
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024045747
出願日2024-03-21
発明の名称不揮発性半導体記憶装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G11C 16/04 20060101AFI20250926BHJP(情報記憶)
要約【課題】消去対象のメモリセルの記憶内容を消去する際に、消去非対象のメモリセルに誤った記憶内容が書込まれてしまう誤書込みを防止する。
【解決手段】複数のメモリセルのそれぞれは、フローティングゲート20、40の電位を制御するための制御用容量11、31と、フローティングゲート20、40から電荷を引き抜くためのトンネル用容量12、32と、フローティングゲート20、40に電荷を注入するための書込み用容量13、33とを備えている。トンネル用容量12、32に接続されたトンネルラインTLが、複数のブロック毎にそれぞれ1本ずつ接続され、1つのブロック内では複数のメモリセルに対して共通に接続されている。書込み用容量13、33に接続されたデータラインDLが、複数のブロック内の異なるタイミングで書込みが行われる複数のメモリセルに対して共通に接続されている。
【選択図】図7
特許請求の範囲【請求項１】
他の部分とは電気的に絶縁されたフローティングゲートに電荷が注入されているか否かにより情報を保持する複数のメモリセルにより構成された不揮発性半導体記憶装置であって、
前記複数のメモリセルが、保持情報の書込み・消去を一括して行う単位毎に構成された複数のブロックにより構成され、
前記複数のメモリセルのそれぞれが、フローティングゲートの電位を制御するための制御用容量と、前記フローティングゲートから電荷を引き抜くためのトンネル用容量と、前記フローティングゲートに電荷を注入するための書込み用容量とを備え、
前記トンネル用容量に接続されたトンネルラインが、前記複数のブロック毎にそれぞれ１本ずつ接続され、１つのブロック内では複数のメモリセルに対して共通に接続されている、
前記書込み用容量に接続されたデータラインが、前記複数のブロック内の異なるタイミングで書込みが行われる複数のメモリセルに対して共通に接続されている、
を不揮発性半導体記憶装置。
続きを表示（約 310 文字）【請求項２】
前記フローティングゲートに電荷が注入されているか否かを読み出すための読出しトランジスタをさらに備え、
前記制御用容量、前記トンネル用容量、及び前記書込み用容量のそれぞれ一方の電極と、前記読出しトランジスタのゲート電極とから前記フローティングゲートが構成される、
請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記複数のメモリセルのそれぞれが、お互いに論理が反転した情報を記憶する正セル及び補セルから構成され、
前記データラインは、前記正セル用のデータラインと、前記補セル用のデータラインとから構成される、
請求項１に記載の不揮発性半導体記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
フラッシュメモリ等の不揮発性記憶装置では、絶縁膜により他の部分から電気的に絶縁されたフローティングゲートに電荷を注入することにより、情報を記憶するよう構成されている。このような不揮発性半導体記憶装置では、ＦＮ（ＦｏｗｌｅｒＮｏｒｄｈｅｉｍ）トンネル効果を用いてフローティングゲートに電荷を注入したり、フローティングゲートから電荷を引き抜いたりする構成のものが存在する（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１２００４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、このような不揮発性半導体記憶装置において、電荷を注入したり引き抜いたりするためのトンネル用容量に接続されたトンネルラインが、消去対象ブロックのメモリセルと消去非対象ブロックのメモリセルとに共通に接続されていると、フローティングゲートに電荷が注入されているか否かを読み出すための読出しトランジスタのソース端子からフローティングゲートに電荷が注入されてしまい、消去対象ブロックのメモリセルの消去時に消去非対象ブロックのメモリセルに対して誤書込みが発生するという問題があった。
【０００５】
そこで、本発明の目的は、消去対象のメモリセルの記憶内容を消去する際に、消去非対象のメモリセルに誤った記憶内容が書込まれてしまう誤書込みを防止することが可能な不揮発性半導体記憶装置を提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の不揮発性半導体記憶装置は、他の部分とは電気的に絶縁されたフローティングゲートに電荷が注入されているか否かにより情報を保持する複数のメモリセルにより構成された不揮発性半導体記憶装置であって、
前記複数のメモリセルが、保持情報の書込み・消去を一括して行う単位毎に構成された複数のブロックにより構成され、
前記複数のメモリセルのそれぞれが、フローティングゲートの電位を制御するための制御用容量と、前記フローティングゲートから電荷を引き抜くためのトンネル用容量と、前記フローティングゲートに電荷を注入するための書込み用容量とを備え、
前記トンネル用容量に接続されたトンネルラインが、前記複数のブロック毎にそれぞれ１本ずつ接続され、１つのブロック内では複数のメモリセルに対して共通に接続されている、
前記書込み用容量に接続されたデータラインが、前記複数のブロック内の異なるタイミングで書込みが行われる複数のメモリセルに対して共通に接続されている。
【図面の簡単な説明】
【０００７】
比較例である不揮発性半導体記憶装置１００のメモリアレイ構成を示す図である。
図１に示した比較例の不揮発性半導体記憶装置１００のメモリセル構成を示す図である。
図１に示した比較例の不揮発性半導体記憶装置１００における消去時の動作を説明するための図である。
図１に示した比較例の不揮発性半導体記憶装置１００における書込みの動作を説明するための図である。
本発明の一実施形態の不揮発性半導体記憶装置１０のメモリアレイ構成を示す図である。
図５に示した本発明の一実施形態の不揮発性半導体記憶装置１０のメモリセル構成を示す図である。
図５に示した本発明の一実施形態の不揮発性半導体記憶装置１０における消去時の動作を説明するための図である。
図５に示した本発明の一実施形態の不揮発性半導体記憶装置１０における書込みの動作を説明するための図である。
【発明を実施するための形態】
【０００８】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【０００９】
まず、本実施形態の不揮発性半導体記憶装置について説明する前に、比較例の不揮発性半導体記憶装置について説明する。
【００１０】
図１はこの比較例である不揮発性半導体記憶装置１００のメモリアレイ構成を示す図である。
（【００１１】以降は省略されています）

関連特許