特許ウォッチ

公開番号2025144401
公報種別公開特許公報(A)
公開日2025-10-02
出願番号2024044156
出願日2024-03-19
発明の名称半導体装置及び半導体記憶装置
出願人キオクシア株式会社
代理人個人,個人,個人
主分類H10B 12/00 20230101AFI20250925BHJP()
要約【課題】品質の良い半導体装置を製造することが可能な半導体装置及び半導体記憶装置を提供する。
【解決手段】半導体装置は、第1方向に延伸するゲート電極と、前記第1方向と交わる上下方向に延伸し、前記ゲート電極を貫通する酸化物半導体と、前記酸化物半導体の第1下端に接続する第1電極と、前記酸化物半導体の第1上端に接続する第2電極と、前記ゲート電極の上面を覆うゲート上部膜部と、前記ゲート電極の下面を覆うゲート下部膜部と、前記酸化物半導体に対向する前記ゲート電極の第1面を覆うゲート絶縁膜部とを含み、第1絶縁材料で形成される第1絶縁膜と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
第１方向に延伸するゲート電極と、
前記第１方向と交わる上下方向に延伸し、前記ゲート電極を貫通する酸化物半導体と、
前記酸化物半導体の第１下端に接続する第１電極と、
前記酸化物半導体の第１上端に接続する第２電極と、
前記ゲート電極の上面を覆うゲート上部膜部と、前記ゲート電極の下面を覆うゲート下部膜部と、前記酸化物半導体に対向する前記ゲート電極の第１面を覆うゲート絶縁膜部とを含み、第１絶縁材料で形成される第１絶縁膜と、を備える、
半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記半導体装置は、
前記第１絶縁材料と異なる第２絶縁材料を含む第２絶縁膜をさらに備え、
前記ゲート電極は、前記上下方向及び前記第１方向と交わる第２方向を法線の方向とする側面を有し、
前記第２絶縁膜は、前記側面と接する、
請求項１に記載の半導体装置。
【請求項３】
前記第１絶縁材料は、ケイ素及び窒素を含有する、
請求項１に記載の半導体装置。
【請求項４】
前記半導体装置は、
第２上端及び第２下端を有し、前記上下方向に延伸するビア電極と、
前記酸化物半導体及び前記ビア電極がそれぞれ貫通し、かつ、前記ゲート上部膜部の上方に設けられる第３絶縁膜と、
前記酸化物半導体及び前記ビア電極がそれぞれ貫通し、かつ、前記ゲート下部膜部の下方に設けられる第４絶縁膜と、をさらに備え、
前記ビア電極の前記第２下端は、半導体回路に電気的に接続され、
前記第１絶縁膜は、前記第３絶縁膜と前記ビア電極との間において前記ビア電極を覆うビア上部膜部と、前記第４絶縁膜と前記ビア電極との間において前記ビア電極を覆うビア下部膜部と、をさらに含み、
前記ゲート電極は、第１導電材料を含み、
前記ビア電極は、前記第１導電材料を含み、前記ゲート電極と電気的に接続する、
請求項１に記載の半導体装置。
【請求項５】
前記半導体装置は、
前記第１絶縁材料と異なる第３絶縁材料で形成された第３絶縁膜と、
前記第１絶縁材料と異なる第４絶縁材料で形成された第４絶縁膜と、をさらに備え、
前記第３絶縁膜は、前記酸化物半導体が貫通して接し、かつ、前記ゲート上部膜部の上方に設けられ、
前記第４絶縁膜は、前記酸化物半導体が貫通して接し、かつ、前記ゲート下部膜部の下方に設けられる、
請求項１に記載の半導体装置。
【請求項６】
前記第１絶縁材料の酸素透過性は、前記第３絶縁材料の酸素透過性より小さい、
請求項５に記載の半導体装置。
【請求項７】
前記第１絶縁材料の酸素透過性は、前記第４絶縁膜の酸素透過性より小さい、
請求項５に記載の半導体装置。
【請求項８】
前記第１電極は、金属酸化物を含む、
請求項１に記載の半導体装置。
【請求項９】
上下方向に延びる第１酸化物半導体と、
前記上下方向と交わる方向と平行な平面に沿って延在し、前記第１酸化物半導体が貫通する第１層間絶縁膜と、
酸素、インジウム及び錫を含有する第１電極と、
前記第１酸化物半導体と前記第１電極との間に設けられ、前記第１酸化物半導体及び前記第１電極と電気的に接続し、半導体又は導体で形成される第１膜と、
ゲート絶縁膜を介して前記第１酸化物半導体と対向するゲート電極と、を備え、
前記第１膜は、酸素原子との結合エネルギーが前記第１電極における酸素原子及びインジウム原子間の結合エネルギーより大きい原子を含有する、
半導体装置。
【請求項１０】
前記第１膜は、前記第１酸化物半導体及び前記第１層間絶縁膜と前記第１電極との間に設けられる、
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体装置及び半導体記憶装置に関する。
続きを表示（約 3,900 文字）【背景技術】
【０００２】
半導体素子の中には、インジウム及び錫を含む金属酸化物を電極に用いるものがある。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開ＵＳ２０２２／０２８５３５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
金属酸化物が電極に用いられる半導体素子の製造プロセスにおいて、品質の良い半導体装置を製造する技術が求められる。
【０００５】
本開示は、品質の良い半導体装置を製造することが可能な半導体装置及び半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、第１方向に延伸して形成されるゲート電極と、前記第１方向と交わる上下方向に延伸し、前記ゲート電極を貫通して形成される酸化物半導体と、前記酸化物半導体の第１下端に接続する第１電極と、前記酸化物半導体の第１上端に接続する第２電極と、前記ゲート電極の上面を覆うゲート上部膜部と、前記ゲート電極の下面を覆うゲート下部膜部と、前記酸化物半導体に対向する前記ゲート電極の第１面を覆うゲート絶縁膜部とを含み、第１絶縁材料で形成される第１絶縁膜と、を備える。
【０００７】
本開示に係る半導体装置は、上下方向に延びる第１酸化物半導体と、前記上下方向と交わる方向と平行な平面に沿って延在し、前記第１酸化物半導体が貫通する第１層間絶縁膜と、酸素、インジウム及び錫を含有する第１電極と、前記第１酸化物半導体と前記第１電極との間に設けられ、前記第１酸化物半導体及び前記第１電極と電気的に接続し、半導体又は導体で形成される第１膜と、ゲート絶縁膜を介して前記第１酸化物半導体と対向するゲート電極と、を備え、前記第１膜は、酸素原子との結合エネルギーが前記第１電極における酸素原子及びインジウム原子間の結合エネルギーより大きい原子を含有する。
【０００８】
本開示に係る半導体記憶装置は、前記半導体装置と、前記第１電極に接続される第１キャパシタ電極と、前記第１キャパシタ電極と対向する第２キャパシタ電極と、前記第１キャパシタ電極と前記第２キャパシタ電極との間に設けられる誘電膜と、を備える。
【図面の簡単な説明】
【０００９】
第１実施形態に係るメモリセルアレイの回路構成例を説明するための回路図である。
第１実施形態に係る半導体記憶装置の構造例を説明するための断面模式図であり、ＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、半導体装置のＺＸ面に平行な断面図を示す。
第１実施形態に係る半導体装置の構造例を説明するための断面模式図であり、半導体装置のＹＺ面に平行な断面図を示す。
図３及び図４に示す切断線Ｖ―Ｖにおける断面図である。
第１実施形態に係る半導体装置におけるワードラインコンタクト付近の構造例を説明するための断面模式図であり、半導体装置のＹＺ面に平行な断面図を示す。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
図９及び図１０に示す切断線ＸＩ―ＸＩにおける断面図である。
第１実施形態の半導体装置におけるワードラインコンタクト付近の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置におけるワードラインコンタクト付近の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置におけるワードラインコンタクト付近の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置におけるワードラインコンタクト付近の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置におけるワードラインコンタクト付近の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
図２１及び図２２に示す切断線ＸＸＩＩＩ―ＸＸＩＩＩにおける断面図である。
第１実施形態の半導体装置におけるワードラインコンタクト付近の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
図３３及び図３４に示す切断線ＸＸＸＶ―ＸＸＸＶにおける断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第１実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
比較例の半導体装置の製造プロセスを示すＺＸ面に平行な断面図である。
第２実施形態に係る半導体装置の構造例を説明するための断面模式図であり、半導体装置のＹＺ面に平行な断面図を示す。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
第２実施形態の半導体装置の製造プロセスを示すＹＺ面に平行な断面図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照しながら本実施形態について説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の符号を付して、重複する説明は省略する。
（【００１１】以降は省略されています）

関連特許