特許ウォッチ

公開番号2025142473
公報種別公開特許公報(A)
公開日2025-10-01
出願番号2024041838
出願日2024-03-18
発明の名称半導体装置
出願人ローム株式会社
代理人個人
主分類H01L 23/48 20060101AFI20250924BHJP(基本的電気素子)
要約【課題】半導体素子の接合強度を高めることが可能な半導体装置を提供すること。
【解決手段】半導体装置A1は、アイランドリード6と、半導体素子8と、接合材901と、封止樹脂9とを備える。アイランドリード6は、主面601および第1凹部610を有する。第1凹部610は、底面611と、1以上の第1側面612と、を含む。半導体素子8は、一部が第1凹部610に収容され、且つ素子本体80と金属層89と、を有する。素子本体80は、素子主面801、素子裏面802および1以上の素子側面803を有する。金属層89は、底部891と、1以上の側部892と、を含む。接合材901は、第1部9011と、第2部9012と、1以上の第3部9013と、を含む。
【選択図】図14
特許請求の範囲【請求項１】
アイランドリードと、
前記アイランドリードに搭載された半導体素子と、
前記アイランドリードおよび前記半導体素子の間に介在する接合材と、
前記半導体素子および前記接合材と前記アイランドリードの少なくとも一部とを覆う封止樹脂とを備え、
前記アイランドリードは、第１方向の第１側を向く主面および前記主面から前記第１方向の第２側に凹む第１凹部を有し、
前記第１凹部は、前記第１方向の前記第１側を向く底面と、前記主面および前記底面の間に位置する１以上の第１側面と、を含み、
前記半導体素子は、一部が前記第１凹部に収容され、且つ素子本体と金属層と、を有し、
前記素子本体は、前記第１方向の第１側を向く素子主面、第２側を向く素子裏面および前記第１方向と交差する方向を向く１以上の素子側面を有し、
前記金属層は、前記素子裏面の少なくとも一部を覆う底部と、各々が前記１以上の素子側面の少なくとも一部ずつを覆い且つ前記主面から前記第１方向の前記第１側にはみ出す１以上の側部と、を含み、
前記接合材は、前記底部および前記主面の間に介在する第１部と、前記１以上の側部および前記１以上の第１側面の間に介在する１以上の第２部と、前記１以上の側部および前記主面の間に介在する１以上の第３部と、を含む、半導体装置。
続きを表示（約 730 文字）【請求項２】
前記素子本体は、支持層、前記支持層上に積層された複数の機能層および前記複数の機能層を覆う絶縁層を含む、請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、前記素子主面に配置されたドレイン電極、ソース電極およびゲート電極を含むＨＥＭＴ構造である、請求項２に記載の半導体装置。
【請求項４】
前記複数の機能層は、窒化物半導体を含む、請求項３に記載の半導体装置。
【請求項５】
前記素子側面は、前記支持層によって構成された部分を含み、
前記側部は、前記素子側面のうち前記支持層によって構成された部分の少なくとも一部を覆う、請求項２ないし４のいずれかに記載の半導体装置。
【請求項６】
前記側部は、前記複数の機能層から前記第１方向の前記第２側に離れている、請求項５に記載の半導体装置。
【請求項７】
前記素子側面は、前記複数の機能層によって構成された部分を含む、請求項６に記載の半導体装置。
【請求項８】
前記素子側面は、前記支持層および前記絶縁層によって構成された部分を含み、
前記複数の機能層は、前記素子側面から離れており、
前記側部は、前記素子側面のうち前記支持層および前記絶縁層によって構成された部分の少なくとも一部ずつを覆う、請求項２ないし４のいずれかに記載の半導体装置。
【請求項９】
前記側部は、前記素子側面のすべてを覆う、請求項８に記載の半導体装置。
【請求項１０】
前記第３部は、前記側部のすべてを覆う、請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
同文献に開示された半導体装置は、第１リード、半導体素子および封止樹脂を備える。半導体素子は、第１リードに導電性接合材を介して接合されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－０７３５０９号公報
【０００４】
［概要］
半導体素子および第１リードの接合強度が不十分であると、不具合の原因となりうる。
【０００５】
本開示は、上記した事情のもとで考え出されたものであって、半導体素子の接合強度を高めることが可能な半導体装置を提供することをその課題とする。
【０００６】
本開示によって提供される半導体装置は、アイランドリードと、前記アイランドリードに搭載された半導体素子と、前記アイランドリードおよび前記半導体素子の間に介在する接合材と、前記半導体素子および前記接合材と前記アイランドリードの少なくとも一部とを覆う封止樹脂とを備え、前記アイランドリードは、第１方向の第１側を向く主面および前記主面から前記第１方向の第２側に凹む第１凹部を有し、前記第１凹部は、前記第１方向の前記第１側を向く底面と、前記主面および前記底面の間に位置する１以上の第１側面と、を含み、前記半導体素子は、一部が前記第１凹部に収容され、且つ素子本体と金属層と、を有し、前記素子本体は、前記第１方向の第１側を向く素子主面、第２側を向く素子裏面および前記第１方向と交差する方向を向く１以上の素子側面を有し、前記金属層は、前記素子裏面の少なくとも一部を覆う底部と、各々が前記１以上の素子側面の少なくとも一部ずつを覆い且つ前記主面から前記第１方向の前記第１側にはみ出す１以上の側部と、を含み、前記接合材は、前記底部および前記主面の間に介在する第１部と、前記１以上の側部および前記１以上の第１側面の間に介在する１以上の第２部と、前記１以上の側部および前記主面の間に介在する１以上の第３部と、を含む。
【０００７】
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００８】
図１は、本開示の第１実施形態に係る半導体装置を示す部分分解斜視図である。
図２は、本開示の第１実施形態に係る半導体装置を示す平面図である。
図３は、本開示の第１実施形態に係る半導体装置を示す部分平面図である。
図４は、本開示の第１実施形態に係る半導体装置を示す部分平面図である。
図５は、本開示の第１実施形態に係る半導体装置を示す底面図である。
図６は、本開示の第１実施形態に係る半導体装置を示す正面図である。
図７は、本開示の第１実施形態に係る半導体装置を示す背面図である。
図８は、本開示の第１実施形態に係る半導体装置を示す左側面図である。
図９は、本開示の第１実施形態に係る半導体装置を示す右側面図である。
図１０は、図２のＸ－Ｘ線に沿う断面図である。
図１１は、図２のＸＩ－ＸＩ線に沿う断面図である。
図１２は、図２のＸＩＩ－ＸＩＩ線に沿う断面図である。
図１３は、図２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。
図１４は、本開示の第１実施形態に係る半導体装置を示す部分拡大断面図である。
図１５は、本開示の第１実施形態に係る半導体装置の第１変形例を示す部分拡大断面図である。
図１６は、本開示の第１実施形態に係る半導体装置の第２変形例を示す部分拡大断面図である。
図１７は、本開示の第１実施形態に係る半導体装置の第３変形例を示す部分拡大断面図である。
図１８は、本開示の第２実施形態に係る半導体装置を示す部分拡大断面図である。
図１９は、本開示の第３実施形態に係る半導体装置を示す部分拡大断面図である。
図２０は、本開示の第４実施形態に係る半導体装置を示す平面図である。
【０００９】
［詳細な説明］
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
【００１０】
本開示における「第１」、「第２」、「第３」等の用語は、単に識別のために用いたものであり、それらの対象物に順列を付することを意図していない。
（【００１１】以降は省略されています）

関連特許