特許ウォッチ

公開番号2025151154
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024052428
出願日2024-03-27
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H10D 89/00 20250101AFI20251002BHJP()
要約【課題】複数の半導体チップを有する半導体装置において、複数の半導体チップ間での信号の送受信に使用されるパッドの数を抑制する。
【解決手段】半導体装置は、複数の第1のパッドを有する第1の半導体チップと、複数の第1のパッドの各々に接続された複数の第2のパッドを有する第2の半導体チップとを含む。第1の半導体チップは、複数の機能のうち、選択された機能に対応する信号を複数の第1のパッドの一部に割り当てる第1のマルチプレクサを有する。第2の半導体チップは、外部からの信号が入力され又は外部からの信号が出力される複数の第3のパッドと、複数の第2のパッドを介して入出力される複数の信号のうち、選択された一部の信号を複数の第3のパッドに割り当てる第2のマルチプレクサと、を有する。
【選択図】図2
特許請求の範囲【請求項１】
複数の第１のパッドを有する第１の半導体チップと、前記複数の第１のパッドの各々に接続された複数の第２のパッドを有する第２の半導体チップとを含む半導体装置であって、
前記第１の半導体チップは、複数の機能のうち、選択された機能に対応する信号を前記複数の第１のパッドの一部に割り当てる第１のマルチプレクサを有し、
前記第２の半導体チップは、
外部からの信号が入力され又は外部からの信号が出力される複数の第３のパッドと、
前記複数の第２のパッドを介して入出力される複数の信号のうち、選択された一部の信号を前記複数の第３のパッドに割り当てる第２のマルチプレクサと、
を有する
半導体装置。
続きを表示（約 820 文字）【請求項２】
前記第１の半導体チップは、前記第１のマルチプレクサにおける選択の対象とされる機能のうちの少なくとも一部の機能を含む複数の機能のうち、選択された機能に対応する信号を前記複数の第１のパッドの他の一部に割り当てる第３のマルチプレクサを有する
請求項１に記載の半導体装置。
【請求項３】
前記第２の半導体チップは、前記第２のマルチプレクサにおける、前記複数の第３のパッドへの信号の割り当て状況を示す情報を出力し、
前記第１のマルチプレクサは、前記情報に基づいて選択された機能に対応する信号を前記複数の第１のパッドの一部に割り当てる
請求項１に記載の半導体装置。
【請求項４】
前記第２の半導体チップは、前記第２のマルチプレクサにおける前記複数の第３のパッドへの信号の割り当て状況を示す情報を出力し、
前記第１のマルチプレクサ及び前記第３のマルチプレクサの各々は、前記情報に基づいて選択された機能に対応する信号を前記複数の第１のパッドの一部に割り当てる
請求項２に記載の半導体装置。
【請求項５】
前記第１の半導体チップは、前記第１のマルチプレクサにおいて選択すべき機能を示す情報を記憶した記憶部を有し、
前記第１のマルチプレクサは、前記情報に基づいて選択された機能に対応する信号を前記複数の第１のパッドの一部に割り当てる
請求項１に記載の半導体装置。
【請求項６】
前記第１の半導体チップは、前記第１のマルチプレクサ及び前記第３のマルチプレクサの各々において選択すべき機能を示す情報を記憶した記憶部を有し、
前記第１のマルチプレクサ及び前記第３のマルチプレクサの各々は、前記情報に基づいて選択された機能に対応する信号を前記複数の第１のパッドの一部に割り当てる
請求項２に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、半導体装置に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
複数の半導体チップを有するマルチチップ構成の半導体装置に関する技術として以下の技術が知られている。例えば、特許文献１には、マルチチップパッケージの半導体装置であって、複数の入出力ピンと、チップ間接続用の複数の第１パッドを有するとともに、複数の第１パッドそれぞれに試験信号を供給可能に構成される第１半導体チップと、チップ間接続用の複数の第２パッドと、複数の入出力ピンのひとつであるテストピンと電気的に接続される第３パッドと、複数の第２パッドに生ずる複数の信号を受け、ひとつを選択して第３パッドに出力する第１セレクタと、を有する第２半導体チップと、それぞれが、第１半導体チップの複数の第１パッドの対応するひとつを、第２半導体チップの複数の第２パッドの対応するひとつと結線する、複数のチップ間配線と、を備えた半導体装置が記載されている。
【０００３】
特許文献２には、複数の半導体チップと複数の外部端子を有するマルチチップモジュールに設けられたＩ／Ｏ用の半導体チップが記載されている。Ｉ／Ｏ用の半導体チップは、複数の半導体チップと複数の外部端子との間にそれぞれ設けられた複数の入出力回路からなる入出力機能部を有する。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－２６４６３号公報
特開２００２－２７０７５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
第１の半導体チップ及び第２の半導体チップを有するマルチチップ構成の半導体装置において、半導体装置が備える複数の機能において使用される信号の総数が、半導体装置の外部端子の総数よりも多い場合を想定する。この場合、外部端子には、半導体装置が備える複数の機能のうち、選択された一部の機能を割り当て、他の一部の機能については不使用とすることが考えられる。半導体装置の汎用性を高めるために、全ての機能が選択的に使用可能とされ得る。
【０００６】
外部端子が第２の半導体チップにのみ設けられ、第１の半導体チップへのアクセスは、第２の半導体チップを介してのみ行うことが可能とされた構成においては、全ての機能を選択的に使用可能とするために、第１の半導体チップと第２の半導体チップ２との間では、複数の機能において使用される全ての信号の送受信を可能としておくことが必要とされる。これを実現するために、複数の機能において使用される信号の総数と同じ数のパッドを、第１の半導体チップ及び第２の半導体チップの各々に設け、対応するパッド同士を接続する構成が考えられる。しかしながら、この場合パッドの数が膨大となり、各パッドに付随して設けられるレベルシフタ等の信号処理回路の数も膨大となる。その結果、第１の半導体チップ及び第２の半導体チップの面積が増大し、コストアップを招く。
【０００７】
開示の技術は上記の点に鑑みてなされたものであり、複数の半導体チップを有する半導体装置において、複数の半導体チップ間での信号の送受信に使用されるパッドの数を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
開示の技術に係る半導体装置は、複数の第１のパッドを有する第１の半導体チップと、前記複数の第１のパッドの各々に接続された複数の第２のパッドを有する第２の半導体チップとを含む。前記第１の半導体チップは、複数の機能のうち、選択された機能に対応する信号を前記複数の第１のパッドの一部に割り当てる第１のマルチプレクサを有する。前記第２の半導体チップは、外部からの信号が入力され又は外部からの信号が出力される複数の第３のパッドと、前記複数の第２のパッドを介して入出力される複数の信号のうち、選択された一部の信号を前記複数の第３のパッドに割り当てる第２のマルチプレクサと、を有する。
【発明の効果】
【０００９】
本発明によれば、複数の半導体チップを有する半導体装置において、複数の半導体チップ間での信号の送受信に使用されるパッドの数を抑制することが可能となる。
【図面の簡単な説明】
【００１０】
開示の技術の実施形態に係る半導体装置の構成の一例を示す斜視図である。
開示の技術の実施形態に係る第１の半導体チップ及び第２の半導体チップの構成の一例を示す回路ブロック図である。
比較例に係る第１の半導体チップ及び第２の半導体チップの構成の一例を示す回路ブロック図である。
比較例に係る第１の半導体チップ及び第２の半導体チップにそれぞれ設けられるインナーパッドの総数の一例を示す図である。
図開示の技術の実施形態に係る第１の半導体チップ及び第２の半導体チップにそれぞれ設けられるインナーパッドの総数の一例を示す図である。
開示の技術の他の実施形態に係る第１の半導体チップ及び第２の半導体チップの構成の一例を示す回路ブロック図である。
開示の技術の他の実施形態に係る第１の半導体チップ及び第２の半導体チップの構成の一例を示す回路ブロック図である。
開示の技術の他の実施形態に係る第１の半導体チップ及び第２の半導体チップの構成の一例を示す回路ブロック図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許