特許ウォッチ

公開番号2025149495
公報種別公開特許公報(A)
公開日2025-10-08
出願番号2024050192
出願日2024-03-26
発明の名称駆動回路
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H02M 1/08 20060101AFI20251001BHJP(電力の発電,変換,配電)
要約【課題】正規信号の検出精度を向上させること。
【解決手段】駆動回路は、複数のパルス信号SETをローレベルの複数のパルス信号SETBにそれぞれ変換して伝送ラインL1に順に出力するとともに、パルス信号RSETをローレベルのパルス信号RSETBに変換して伝送ラインL2に出力するレベルシフト回路23と、電圧VL1がローレベルであることを検出したことに応じて検出信号Det1を出力し、電圧VL2がローレベルであることを検出したことに応じて検出信号Det2を出力する検出回路25と、検出回路25から出力される1番目の検出信号Det1に応じて、電源ラインPLHと伝送ラインL1との間に設けられたスイッチング素子45をオン状態に設定し、検出回路25から出力される2番目の検出信号Det1に応じて、入力信号HINの第1エッジを復元する復元回路26と、を備える。
【選択図】図4
特許請求の範囲【請求項１】
ハイサイドトランジスタの駆動回路であって、
入力信号の第１エッジに応じて連続するハイレベルの複数の第１パルス信号を生成するとともに、前記入力信号の第２エッジに応じてハイレベルの第２パルス信号を生成する生成回路と、
前記複数の第１パルス信号をローレベルの複数のセットパルス信号にそれぞれ変換して第１伝送ラインに順に出力するとともに、前記第２パルス信号をローレベルのリセットパルス信号に変換して第２伝送ラインに出力するレベルシフト回路と、
前記第１伝送ラインの第１電圧及び前記第２伝送ラインの第２電圧をクランプするクランプ回路であって、ハイサイド電源電位の電源ラインと前記第１伝送ラインとの間に設けられ、前記電源ラインと前記第１伝送ラインとを導通するオン状態と、前記電源ラインと前記第１伝送ラインとを遮断するオフ状態との間で切り替え可能な第１スイッチング素子を有する前記クランプ回路と、
前記第１電圧がローレベルであることを検出したことに応じて第１検出信号を出力し、前記第２電圧がローレベルであることを検出したことに応じて第２検出信号を出力する検出回路と、
前記検出回路から出力される１番目の前記第１検出信号に応じて、前記第１スイッチング素子をオン状態に設定し、前記検出回路から出力される２番目の前記第１検出信号に応じて、前記入力信号の前記第１エッジを復元する復元回路と、
を備える、駆動回路。
続きを表示（約 450 文字）【請求項２】
前記復元回路は、前記検出回路から出力される３番目以降の前記第１検出信号を無視する、請求項１に記載の駆動回路。
【請求項３】
前記生成回路は、前記第２エッジに応じてハイレベルの複数の第２パルス信号を生成し、
前記クランプ回路は、前記電源ラインと前記第２伝送ラインとの間に設けられ、前記電源ラインと前記第２伝送ラインとを導通するオン状態と、前記電源ラインと前記第２伝送ラインとを遮断するオフ状態との間で切り替え可能な第２スイッチング素子を更に有し、
前記復元回路は、前記検出回路から出力される１番目の前記第２検出信号に応じて、前記第２スイッチング素子をオン状態に設定し、前記検出回路から出力される２番目の前記第２検出信号に応じて、前記入力信号の前記第２エッジを復元する、請求項１又は請求項２に記載の駆動回路。
【請求項４】
前記復元回路は、前記検出回路から出力される３番目以降の前記第２検出信号を無視する、請求項３に記載の駆動回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、駆動回路に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
特許文献１には、直列に接続された上側スイッチング素子及び下側スイッチング素子のうちの、上側スイッチング素子をオンオフ制御する上側ドライバが記載されている。例えば、特許文献１に記載の上側ドライバにおいては、Ｐ端子とＮ端子との間に上側スイッチング素子と下側スイッチング素子とが直列に接続され、上側スイッチング素子と下側スイッチング素子とが接続されるノードが出力端子に接続されている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２１／１３１１５７号
【０００４】
［概要］
下側スイッチング素子がオンからオフに切り替えられると、上記出力端子の電圧が上昇する。このとき、正規信号が入力されると、正規信号が検出されないことがある。上側ドライバには、正規信号の検出精度を向上させることが求められる。
【０００５】
本開示は、正規信号の検出精度を向上可能な駆動回路を説明する。
【０００６】
本開示の一側面に係る駆動回路は、ハイサイドトランジスタの駆動回路であって、入力信号の第１エッジに応じて連続するハイレベルの複数の第１パルス信号を生成するとともに、入力信号の第２エッジに応じてハイレベルの第２パルス信号を生成する生成回路と、複数の第１パルス信号をローレベルの複数のセットパルス信号にそれぞれ変換して第１伝送ラインに順に出力するとともに、第２パルス信号をローレベルのリセットパルス信号に変換して第２伝送ラインに出力するレベルシフト回路と、第１伝送ラインの第１電圧及び第２伝送ラインの第２電圧をクランプするクランプ回路であって、ハイサイド電源電位の電源ラインと第１伝送ラインとの間に設けられ、電源ラインと第１伝送ラインとを導通するオン状態と、電源ラインと第１伝送ラインとを遮断するオフ状態との間で切り替え可能な第１スイッチング素子を有するクランプ回路と、第１電圧がローレベルであることを検出したことに応じて第１検出信号を出力し、第２電圧がローレベルであることを検出したことに応じて第２検出信号を出力する検出回路と、検出回路から出力される１番目の第１検出信号に応じて、第１スイッチング素子をオン状態に設定し、検出回路から出力される２番目の第１検出信号に応じて、入力信号の第１エッジを復元する復元回路と、を備える。
【図面の簡単な説明】
【０００７】
図１は、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭ（Intelligent Power Module）の例示的な内部構成を示す図である。
図２は、図１に示されるＩＰＭの適用例を示す図である。
図３は、図１に示されるハイサイドトランジスタの駆動回路を概略的に説明するための図である。
図４は、図３に示されるレベルシフト回路、クランプ回路、及び検出回路の例示的な回路構成を示す図である。
図５は、図３に示される復元回路の例示的な回路構成を示す図である。
図６は、図５に示される復元回路の動作を説明するための図である。
図７は、図３に示される駆動回路の、上回生時における動作を説明するための図である。
図８は、図３に示される駆動回路の、正規信号の入力時における動作を説明するための図である。
【０００８】
［詳細な説明］
以下、図面を参照しながら本開示の実施形態が詳細に説明される。なお、図面の説明において同一要素には同一符号が付され、重複する説明は省略される。
【０００９】
図１及び図２を参照しながら、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭを説明する。図１は、一実施形態に係るハイサイドトランジスタの駆動回路を含むＩＰＭの例示的な内部構成を示す図である。図２は、図１に示されるＩＰＭの適用例を示す図である。
【００１０】
図１及び図２に示されるＩＰＭ１は、パワー素子とゲートドライバとを１パッケージに封入したデバイスである。ＩＰＭ１のパッケージとしては、例えば、ＤＩＰ（Dual In-line Package）が用いられる。ＩＰＭ１のパッケージとして、ＨＳＤＩＰ（Shrink Dual In-line Package with Heat Sink）及びＳＭＤ（Surface Mount Device）などの任意のパッケージが用いられ得る。ＩＰＭ１は、例えば、ＭＣＵ（Micro Control Unit）１００によって制御され、モータＭを駆動する。モータＭの例としては、３相ＤＣ（Direct Current）ブラシレスモータが挙げられる。
（【００１１】以降は省略されています）

関連特許