特許ウォッチ

公開番号2025140547
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024040014
出願日2024-03-14
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20250919BHJP(基本的電気素子)
要約【課題】複数のスイッチング素子を同時に動作させる場合に生じる発振現象を抑制すること。
【解決手段】半導体装置は、第1ゲート電極G1を含む第1スイッチング素子61Aと並列接続された第2ゲート電極G2を含む第2スイッチング素子62Aと、第1ゲート配線40と、第1ゲート電極G1と第1ゲート配線40とを接続する第1ゲート接続部材71Aと、第2ゲート電極G2と第1ゲート配線40とを接続する第2ゲート接続部材72Aと、を含む。第1ゲート配線40は、Y方向に延びる第1配線部41および第2配線部42と、第1配線部41および第2配線部42を連結する連結部45と、を含む。第1ゲート接続部材71Aは、第1配線部41のうちY方向において連結部45から離隔した位置に接続されている。第2ゲート接続部材72Aは、第2配線部42のうちY方向において連結部45から離隔した位置に接続されている。
【選択図】図7
特許請求の範囲【請求項１】
第１ゲート電極を含む第１スイッチング素子と、
第２ゲート電極を含み、前記第１スイッチング素子から第１方向に離隔して配置されるとともに前記第１スイッチング素子と並列接続された第２スイッチング素子と、
前記第１スイッチング素子と前記第２スイッチング素子との前記第１方向の間に配置されたゲート配線と、
前記第１ゲート電極と前記ゲート配線とを接続する第１ゲート接続部材と、
前記第２ゲート電極と前記ゲート配線とを接続する第２ゲート接続部材と、
を含み、
前記ゲート配線は、
前記第１スイッチング素子の厚さ方向から視た平面視において前記第１方向と交差する第２方向に延びる第１配線部と、
前記第１配線部に対して前記第１方向において前記第２スイッチング素子寄りに離隔して配置されるとともに前記平面視において前記第２方向に延びる第２配線部と、
前記第１配線部および前記第２配線部を連結する連結部と、
を含み、
前記第１ゲート接続部材は、前記第１配線部のうち前記第２方向において前記連結部から離隔した位置に接続され、
前記第２ゲート接続部材は、前記第２配線部のうち前記第２方向において前記連結部から離隔した位置に接続されている
半導体装置。
続きを表示（約 1,800 文字）【請求項２】
前記第１ゲート接続部材は、前記第１配線部のうち前記第２方向において前記連結部から離隔した先端部に接続されており、
前記第２ゲート接続部材は、前記第２配線部のうち前記第２方向において前記連結部から離隔した先端部に接続されている
請求項１に記載の半導体装置。
【請求項３】
前記第１配線部の前記第２方向の長さおよび前記第２配線部の前記第２方向の長さの双方は、前記第１配線部と前記第２配線部との前記第１方向の間の距離よりも長い
請求項１に記載の半導体装置。
【請求項４】
前記第１配線部の前記第２方向の長さは、前記第１スイッチング素子の前記第２方向の長さよりも長く、
前記第２配線部の前記第２方向の長さは、前記第２スイッチング素子の前記第２方向の長さよりも長い
請求項１に記載の半導体装置。
【請求項５】
前記第１配線部の前記第２方向の長さと、前記平面視における前記第１ゲート接続部材の長さと、前記第２配線部の前記第２方向の長さと、前記平面視における前記第２ゲート接続部材の長さとの合計は、前記平面視における前記第１ゲート電極と前記第２ゲート電極との間の距離である第１ゲート間距離よりも大きい
請求項１に記載の半導体装置。
【請求項６】
前記第１ゲート電極は、前記第１配線部の前記第２方向の中央よりも、前記第１配線部のうち前記第２方向において前記連結部から離隔した先端部寄りに配置されており、
前記第２ゲート電極は、前記第２配線部の前記第２方向の中央よりも、前記第２配線部のうち前記第２方向において前記連結部から離隔した先端部寄りに配置されている
請求項１に記載の半導体装置。
【請求項７】
前記第１配線部の前記第２方向の長さは、前記第２配線部の前記第２方向の長さと等しい
請求項１に記載の半導体装置。
【請求項８】
前記連結部に電気的に接続されたゲート端子を含み、
前記第１配線部および前記第２配線部の双方は、前記連結部から前記第２方向に延びている
請求項７に記載の半導体装置。
【請求項９】
第３ゲート電極を含み、前記第１スイッチング素子に対して前記第２方向に離隔した位置であって、前記第１方向において前記ゲート配線に対して前記第１スイッチング素子寄りに配置されるとともに前記第１スイッチング素子および前記第２スイッチング素子と並列接続された第３スイッチング素子と、
第４ゲート電極を含み、前記第２スイッチング素子に対して前記第２方向に離隔した位置であって、前記第１方向において前記ゲート配線に対して前記第２スイッチング素子寄りに配置されるとともに前記第１スイッチング素子、前記第２スイッチング素子、および前記第３スイッチング素子と並列接続された第４スイッチング素子と、
前記第３ゲート電極と前記ゲート配線とを接続する第３ゲート接続部材と、
前記第４ゲート電極と前記ゲート配線とを接続する第４ゲート接続部材と、
を含み、
前記ゲート配線は、
前記第２方向において前記第１配線部から離隔した位置であって、前記第２方向に延びる第３配線部と、
前記第２方向において前記第２配線部から離隔した位置であって、前記第２方向に延びる第４配線部と、
を含み、
前記連結部は、前記第１配線部と前記第３配線部との前記第２方向の間および前記第２配線部と前記第４配線部との前記第２方向の間に配置されるとともに前記第１配線部、前記第２配線部、前記第３配線部、および前記第４配線部を接続しており、
前記第３ゲート接続部材は、前記第３配線部のうち前記第２方向において前記連結部から離隔した位置に接続され、
前記第４ゲート接続部材は、前記第４配線部のうち前記第２方向において前記連結部から離隔した位置に接続されている
請求項１に記載の半導体装置。
【請求項１０】
前記第３ゲート接続部材は、前記第３配線部のうち前記第２方向において前記連結部から離隔した先端部に接続されており、
前記第４ゲート接続部材は、前記第４配線部のうち前記第２方向において前記連結部から離隔した先端部に接続されている
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
特許文献１には、複数の第１スイッチング素子および複数の第２スイッチング素子によってハーフブリッジ回路が構成されたパワーモジュールが開示されている。複数の第１スイッチング素子は互いに並列接続されている。複数の第２スイッチング素子は互いに並列接続されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－７９６７０号公報
【０００４】
［概要］
並列接続された複数のスイッチング素子を同時に動作させる場合に生じる発振現象を抑制することが望まれている。
【０００５】
本開示の一態様の半導体装置は、第１ゲート電極を含む第１スイッチング素子と、第２ゲート電極を含み、前記第１スイッチング素子から第１方向に離隔して配置されるとともに前記第１スイッチング素子と並列接続された第２スイッチング素子と、前記第１スイッチング素子と前記第２スイッチング素子との前記第１方向の間に配置されたゲート配線と、前記第１ゲート電極と前記ゲート配線とを接続する第１ゲート接続部材と、前記第２ゲート電極と前記ゲート配線とを接続する第２ゲート接続部材と、を含み、前記ゲート配線は、前記第１スイッチング素子の厚さ方向から視た平面視において前記第１方向と交差する第２方向に延びる第１配線部と、前記第１配線部に対して前記第１方向において前記第２スイッチング素子寄りに離隔して配置されるとともに前記平面視において前記第２方向に延びる第２配線部と、前記第１配線部および前記第２配線部を連結する連結部と、を含み、前記第１ゲート接続部材は、前記第１配線部のうち前記第２方向において前記連結部から離隔した位置に接続され、前記第２ゲート接続部材は、前記第２配線部のうち前記第２方向において前記連結部から離隔した位置に接続されている。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る例示的な半導体装置の概略斜視図である。
図２は、図１の半導体装置の内部の概略平面図である。
図３は、図２のＦ３－Ｆ３線で半導体装置を切断した概略断面図である。
図４は、図２のＦ４－Ｆ４線で半導体装置を切断した概略断面図である。
図５は、図２のＦ５－Ｆ５線で半導体装置を切断した概略断面図である。
図６は、図２のＦ６－Ｆ６線で半導体装置を切断した概略断面図である。
図７は、図２の一部を拡大した概略平面図である。
図８は、図２の別の一部を拡大した概略平面図である。
図９は、図２の第１ゲート配線を拡大した概略平面図である。
図１０は、第１実施形態に係る例示的な半導体装置の概略回路図である。
図１１は、第２実施形態に係る例示的な半導体装置において、半導体装置の内部の概略平面図である。
図１２は、図１１の一部を拡大した概略平面図である。
図１３は、図１１の別の一部を拡大した概略平面図である。
図１４は、第３実施形態に係る例示的な半導体装置において、半導体装置の内部の概略平面図である。
図１５は、図１４の一部を拡大した概略平面図である。
図１６は、第４実施形態に係る例示的な半導体装置において、半導体装置の内部の概略平面図である。
図１７は、図１６のＦ１７－Ｆ１７線で半導体装置を切断した概略断面図である。
図１８は、半導体装置を備えるインバータ装置の概略回路図である。
図１９は、変更例の半導体装置において、第１ゲート配線およびその周辺を拡大した概略平面図である。
図２０は、変更例の半導体装置において、第１ゲート配線およびその周辺を拡大した概略平面図である。
図２１は、変更例の半導体装置において、第１ゲート配線およびその周辺を拡大した概略平面図である。
図２２は、変更例の半導体装置において、第１ゲート配線およびその周辺を拡大した概略平面図である。
図２３は、変更例の半導体装置において、第１ゲート配線およびその周辺を拡大した概略平面図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示における半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本開示において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本開示において使用される「Ａの寸法（深さ、幅、長さ）がＢの寸法（深さ、幅、長さ）と等しい」または「Ａの寸法（深さ、幅、長さ）とＢの寸法（深さ、幅、長さ）とが互いに等しい」とは、Ａの寸法（深さ、幅、長さ）とＢの寸法（深さ、幅、長さ）との差が例えばＡの寸法（深さ、幅、長さ）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許