特許ウォッチ

公開番号2025137097
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2024036100
出願日2024-03-08
発明の名称読出回路及び磁気メモリ装置
出願人国立大学法人東京大学
代理人アクシス国際弁理士法人
主分類G11C 11/16 20060101AFI20250911BHJP(情報記憶)
要約【課題】MTJ(Magnetic Tunnel Junction)積層体に書き込まれたビットの読出しのためにMTJ積層体に磁気トンネル接合を貫通する電流を流すと、MTJ積層体を挟む電極対が寄生容量として働いて電荷が蓄積される。
【解決手段】MTJ積層体が電極対の間に挟まれたメモリセルMC用の読出回路2は、MTJ積層体の抵抗状態に応じた入力電圧を参照電圧と比較する比較器COMPと、メモリセルMCの電極対N1,N2の間に生じる寄生容量C_Pに充電された電荷を放電する放電スイッチSW₂を含む。
【選択図】図1
特許請求の範囲【請求項１】
ＭＴＪ(Magnetic Tunnel Junction)積層体が電極対の間に挟まれたメモリセル用の読出回路であって、
前記ＭＴＪ積層体の抵抗状態に応じた入力電圧を参照電圧と比較する比較器と、
前記メモリセルの前記電極対の間に生じる寄生容量に充電された電荷を放電する放電スイッチを備える、読出回路。
続きを表示（約 780 文字）【請求項２】
前記放電スイッチは、前記入力電圧に関する前記比較器の入力端子に対して前記メモリセルと並列に接続される、請求項１に記載の読出回路。
【請求項３】
前記メモリセルに定電流を供給する電流供給スイッチを更に備える、請求項２に記載の読出回路。
【請求項４】
前記放電スイッチは、前記電流供給スイッチのターンオフに同期してターンオンされる、請求項３に記載の読出回路。
【請求項５】
定電流回路に対して前記電流供給スイッチと並列に接続された分岐スイッチを更に備える、請求項３に記載の読出回路。
【請求項６】
前記分岐スイッチがグランド電位又は別のメモリセルに接続される、請求項５に記載の読出回路。
【請求項７】
前記分岐スイッチは、前記メモリセルと前記別のメモリセルに前記定電流が相補的に供給されるように制御される、請求項６に記載の読出回路。
【請求項８】
前記メモリセルが、前記ＭＴＪ積層体に対応する可変抵抗器と前記電極対に対応するコンデンサの並列回路である等価回路を含む、請求項１乃至７のいずれか一項に記載の読出回路。
【請求項９】
複数のＭＴＪ積層体が所定方向に配列された第１セルアレイと、
前記複数のＭＴＪ積層体の個数に対応する個数の複数の読出回路を含む回路部を備える磁気メモリ装置であって、前記複数の読出回路それぞれが、請求項１乃至７のいずれか一項に記載の読出回路を含む、磁気メモリ装置。
【請求項１０】
前記第１セルアレイは、前記複数のＭＴＪ積層体のために共通の強磁性層を含み、当該共通の強磁性層が、前記複数のＭＴＪ積層体の各自由層を含む、請求項９に記載の磁気メモリ装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、読出回路及び磁気メモリ装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
光通信網と電気通信網の間の光電インターフェースでの信号処理速度の向上が求められている。この課題に関して、特許文献１にはフォトニックスピンレジスタの使用が開示されており、特には、スピン軌道トルク（Spin-Orbit Torque:SOT）による磁化反転の利用が開示されている。磁化反転により書き込まれた磁化方向とこれとは逆の磁化方向に対して、バイナリビットの「１」と「０」が割り当てられ、ビット列が不揮発的に記憶される。
【０００３】
特許文献１の模範例に係るフォトニックスピンレジスタでは、パルス光信号から生成した光電流（書込電流）がスピンホール素子に流れると、その直下の強磁性層の部分が磁化反転する。単一のスピンホール素子に対して共通の強磁性層を用いられ、シフト電流による磁壁移動によって強磁性層内でビット列が移動する。
【０００４】
同文献では、上述のビット列の読出しのため、強磁性層上に複数の読出素子（バリア層、固定層、及び端子の積層体）を設けている。特には、同文献の段落００３４には、所定電圧の印加によって読出電流を流して検出することが開示されている。固定層と自由層（固定層の直下の強磁性層の磁区）が同じ向きの磁化方向を持つ時（平行状態）、ＭＴＪ(Magnetic Tunnel Junction)積層体が低抵抗状態にあり、読出電流が大きくなる。固定層と自由層が逆向きの磁化方向を持つ時（非平行状態）、ＭＴＪ積層体が高抵抗状態にあり、読出電流が小さくなる。尚、ここで述べたＭＴＪ積層体は、自由層、バリア層及び固定層の積層から構成される。国際公開第２０２２／１５８５４５号が本明細書にその全体において参照により組み込まれる。
【先行技術文献】
【特許文献】
【０００５】
国際公開第２０２２／１５８５４５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＭＴＪ積層体に書き込まれたビット読出のためにＭＴＪ積層体に対して、磁気トンネル接合（ＭＴＪ（Magnetic Tunnel Junction））を貫通する電流を流すと、ＭＴＪ積層体を挟む電極対が寄生容量として働いて電荷が蓄積される。この蓄積された電荷は、ビット非読出し期間において自然放電するが、本願発明者の検討によれば、信号処理の高速化の一段の飛躍を図る上で負の影響を与えるおそれがある。
【課題を解決するための手段】
【０００７】
本開示の一態様に係る読出回路は、ＭＴＪ(Magnetic Tunnel Junction)積層体が電極対の間に挟まれたメモリセル用の読出回路であって、ＭＴＪ積層体の抵抗状態に応じた入力電圧を参照電圧と比較する比較器と、メモリセルの電極対の間に生じる寄生容量に充電された電荷を放電する放電スイッチを含む。メモリセルが、ＭＴＪ積層体に対応する可変抵抗器と電極対に対応するコンデンサの並列回路である等価回路を含み得る。
【０００８】
幾つかの実施形態においては、放電スイッチは、入力電圧に関する比較器の入力端子に対してメモリセルと並列に接続される。
【０００９】
幾つかの実施形態においては、読出回路は、メモリセルに定電流を供給する電流供給スイッチを更に備える。放電スイッチは、電流供給スイッチのターンオフに同期してターンオンされ得る。幾つかの実施形態においては、読出回路は、定電流回路に対して電流供給スイッチと並列に接続された分岐スイッチを更に含み得る。分岐スイッチは、グランド電位又は別のメモリセルに接続され得る。分岐スイッチは、メモリセルと別のメモリセルに定電流が相補的に供給されるように制御され得る。
【００１０】
本開示の別態様に係る磁気メモリ装置は、複数のＭＴＪ積層体が所定方向に配列された第１セルアレイと、複数のＭＴＪ積層体の個数に対応する個数の複数の読出回路を含む回路部を備える磁気メモリ装置であって、複数の読出回路それぞれが、上述の読出回路又はこれと上述した特徴の任意の組合せに係る読出回路を含む。回路部は、複数の読出回路に対して２以上の異なる参照電圧を供給する参照電圧回路を更に含むことができる。
（【００１１】以降は省略されています）

関連特許