特許ウォッチ

公開番号2025075254
公報種別公開特許公報(A)
公開日2025-05-15
出願番号2023186294
出願日2023-10-31
発明の名称データ処理装置
出願人日本電波工業株式会社
代理人弁理士法人創光国際特許事務所
主分類H04L 7/033 20060101AFI20250508BHJP(電気通信技術)
要約【課題】デジタルデータの出力が正しく行われなくなることを抑制するデータ処理装置を提供する。
【解決手段】データ処理装置100において、第1ADコンバータ2は、クロックのサンプリングタイミングを示すタイミング情報を記憶するレジスタと、タイミング情報が示すサンプリングタイミングでサンプリングしたクロックに同期して、デジタルデータを第1デジタル回路4に入力するデータ変換部と、を有する。制御装置10は、複数の温度それぞれにおける、複数のサンプリングタイミングそれぞれがタイミング違反であるか否かを示すタイミング違反情報を参照し、検出した第1ADコンバータ2の温度において、第1ADコンバータ2のサンプリングタイミングを決定する決定部と、決定したサンプリングタイミングを示すタイミング情報をレジスタに書き込む設定部と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
ＡＤコンバータと、デジタル回路と、制御装置とを有するデータ処理装置であって、
前記ＡＤコンバータは、
クロックのサンプリングタイミングを示すタイミング情報を記憶するレジスタと、
入力されたアナログ信号をデジタルデータに変換し、前記レジスタに記憶されているタイミング情報が示すサンプリングタイミングでサンプリングしたクロックに同期して、前記デジタルデータを前記デジタル回路に入力するデータ変換部と、
を有し、
前記制御装置は、
前記ＡＤコンバータの、複数の温度それぞれにおける前記クロックの複数のサンプリングタイミングそれぞれがタイミング違反であるか否かを示すタイミング違反情報を記憶する記憶部と、
前記ＡＤコンバータの温度を検出する温度検出部と、
前記タイミング違反情報を参照し、前記温度検出部が検出した前記ＡＤコンバータの温度においてタイミング違反とならないサンプリングタイミングの中から、前記ＡＤコンバータのサンプリングタイミングを決定する決定部と、
前記決定部が決定したサンプリングタイミングを示すタイミング情報を前記レジスタに書き込む設定部と、
を有する、
データ処理装置。
続きを表示（約 190 文字）【請求項２】
前記決定部は、前記温度検出部が前記ＡＤコンバータの温度の検出を開始したことに応じて前記サンプリングタイミングを決定する、
請求項１に記載のデータ処理装置。
【請求項３】
前記決定部は、前記温度検出部が検出した前記ＡＤコンバータの温度が変化した場合に前記サンプリングタイミングを決定する、
請求項１に記載のデータ処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、データ処理装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
従来、ＡＤコンバータからデジタル回路にデジタルデータを送信するためのインターフェース規格としてＪＥＳＤ２０４Ｂが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－１３１０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡＤコンバータは、デジタルデータの出力を開始するためのタイミング信号である参照クロックを所定のサンプリングタイミングでサンプリングし、参照クロックを検出すると、デジタル回路にデジタルデータを出力する。参照クロックをサンプリングする場合には、タイミング違反とならないサンプリングタイミングでサンプリングする必要がある。これに対し、電源のＯＮ／ＯＦＦや温度変動により、タイミング違反となるサンプリングタイミングが変化する。タイミング違反となるサンプリングタイミングで参照クロックをサンプリングすると、デジタルデータの出力が正しく行われなくなるという問題が発生する。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、デジタルデータの出力が正しく行われなくなることを抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様に係るデータ処理装置は、ＡＤコンバータと、デジタル回路と、制御装置とを有するデータ処理装置であって、前記ＡＤコンバータは、クロックのサンプリングタイミングを示すタイミング情報を記憶するレジスタと、入力されたアナログ信号をデジタルデータに変換し、前記レジスタに記憶されているタイミング情報が示すサンプリングタイミングでサンプリングしたクロックに同期して、前記デジタルデータを前記デジタル回路に入力するデータ変換部と、を有し、前記制御装置は、前記ＡＤコンバータの、複数の温度それぞれにおける前記クロックの複数のサンプリングタイミングそれぞれがタイミング違反であるか否かを示すタイミング違反情報を記憶する記憶部と、前記ＡＤコンバータの温度を検出する温度検出部と、前記タイミング違反情報を参照し、前記温度検出部が検出した前記ＡＤコンバータの温度においてタイミング違反とならないサンプリングタイミングの中から、前記ＡＤコンバータのサンプリングタイミングを決定する決定部と、前記決定部が決定したサンプリングタイミングを示すタイミング情報を前記レジスタに書き込む設定部と、を有する。
【０００７】
前記決定部は、前記温度検出部が前記ＡＤコンバータの温度の検出を開始したことに応じて前記サンプリングタイミングを決定してもよい。
前記決定部は、前記温度検出部が検出した前記ＡＤコンバータの温度が変化した場合に前記サンプリングタイミングを決定してもよい。
【発明の効果】
【０００８】
本発明によれば、デジタルデータの出力が正しく行われなくなることを抑制することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
データ処理装置の構成を示す図である。
制御装置の構成を示す図である。
タイミング違反情報の一例を示す図である。
【発明を実施するための形態】
【００１０】
［データ処理装置１００の構成］
図１は、データ処理装置１００の構成を示す図である。データ処理装置１００は、例えば、外部から受信したアナログ信号をデジタルデータに変換してデータ処理を行うとともに、データ処理により生成されたデジタルデータをアナログ信号に変換して外部に出力する装置である。
（【００１１】以降は省略されています）

関連特許