特許ウォッチ

公開番号2025035517
公報種別公開特許公報(A)
公開日2025-03-13
出願番号2023142611
出願日2023-09-01
発明の名称半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類H10B 43/27 20230101AFI20250306BHJP()
要約【課題】好適に製造可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、積層方向(Z)に積層された複数の導電層(110)と、複数の導電層と対向する半導体柱(120)と、複数の導電層と半導体柱との間に設けられ電荷蓄積膜を含むゲート絶縁膜(130)と、半導体柱に接続された半導体部材(126)と、半導体部材に接続されたコンタクト電極(Ch)と、一部の導電層(SGD,SGDT)を第1方向(Y)に分断する第1絶縁部材(SHE)と、第1絶縁部材の内部に設けられた第2絶縁部材(151)と、を備える。コンタクト電極は、積層方向における半導体部材のコンタクト電極側の面に対して積層方向における半導体柱と反対側に設けられた第1導電領域(R_Ch1)と、半導体部材及び第2絶縁部材の間で、半導体部材の上記面に対して積層方向における半導体柱側に設けられ、第2絶縁部材と接する第2導電領域(R_Ch2)と、を備える。
【選択図】図6

特許請求の範囲【請求項１】
積層方向に積層された複数の導電層と、
前記積層方向に延伸し、前記複数の導電層と対向する第１半導体柱と、
前記複数の導電層と、前記第１半導体柱と、の間に設けられ、第１電荷蓄積膜を含む第１ゲート絶縁膜と、
前記第１半導体柱の前記積層方向の一端に接続された第１半導体部材と、
前記積層方向に延伸し、前記第１半導体部材に接続された第１コンタクト電極と、
前記積層方向から見て前記第１半導体柱及び前記第１ゲート絶縁膜の一部と重なる位置に設けられ、前記複数の導電層のうち前記積層方向における前記第１コンタクト電極側に配置された一部の前記導電層を前記積層方向と交差する第１方向に分断する第１絶縁部材と、
前記第１絶縁部材の内部における、前記第１半導体部材に対応する前記積層方向の第１位置に少なくとも設けられた第２絶縁部材と
を備え、
前記第１コンタクト電極は、
前記積層方向における前記第１半導体部材の前記第１コンタクト電極側の面に対して、前記積層方向における前記第１半導体柱と反対側に設けられた第１導電領域と、
前記第１半導体部材及び前記第２絶縁部材の間で、前記第１半導体部材の前記面に対して、前記積層方向における前記第１半導体柱側に設けられ、前記第２絶縁部材と接する第２導電領域と
を備える半導体記憶装置。
続きを表示（約 1,500 文字）【請求項２】
前記第１コンタクト電極の外周面に設けられた絶縁膜を更に備え、
前記絶縁膜は、前記第２絶縁部材に接続されている
請求項１記載の半導体記憶装置。
【請求項３】
積層方向に積層された複数の導電層と、
前記積層方向に延伸し、前記複数の導電層と対向する半導体柱と、
前記複数の導電層と、前記半導体柱と、の間に設けられ、電荷蓄積膜を含むゲート絶縁膜と、
前記半導体柱の前記積層方向の一端に接続された半導体部材と、
前記積層方向に延伸し、前記半導体部材に接続されたコンタクト電極と、
前記積層方向から見て前記半導体柱及び前記ゲート絶縁膜の一部と重なる位置に設けられ、前記複数の導電層のうち前記積層方向における前記コンタクト電極側に配置された一部の前記導電層を前記積層方向と交差する第１方向に分断する第１絶縁部材と、
前記第１絶縁部材の内部における、前記半導体部材に対応する前記積層方向の第１位置に少なくとも設けられ、その前記積層方向の一端部及び他端部、並びに、前記第１方向における前記半導体部材と反対側の側面が、前記第１絶縁部材の前記積層方向の一端部及び他端部から離間しつつ、前記第１絶縁部材に沿って形成された第２絶縁部材と
を備える半導体記憶装置。
【請求項４】
積層方向に積層された複数の導電層と、
前記積層方向に延伸し、前記複数の導電層と対向する第１半導体柱と、
前記積層方向に延伸し、前記複数の導電層と対向し、前記積層方向と交差する第１方向の位置、及び、前記積層方向及び前記第１方向と交差する第２方向の位置が前記第１半導体柱と異なる第２半導体柱と、
前記複数の導電層と、前記第１半導体柱と、の間に設けられ、第１電荷蓄積膜を含む第１ゲート絶縁膜と、
前記複数の導電層と、前記第２半導体柱と、の間に設けられ、第２電荷蓄積膜を含む第２ゲート絶縁膜と、
前記第１半導体柱の前記積層方向の一端に接続された第１半導体部材と、
前記第２半導体柱の前記積層方向の一端に接続された第２半導体部材と、
前記積層方向に延伸し、前記第１半導体部材に接続された第１コンタクト電極と、
前記積層方向に延伸し、前記第２半導体部材に接続された第２コンタクト電極と、
前記積層方向から見て、前記第１半導体柱及び前記第２半導体柱の間に、前記第１半導体柱及び前記第２半導体柱の一部と重なる様に設けられ、前記第２方向に延伸し、前記複数の導電層のうち前記積層方向における前記第１コンタクト電極側に配置された一部の前記導電層を前記第１方向に分断する第１絶縁部材と、
前記第１絶縁部材の内部における、前記第１半導体部材及び前記第２半導体部材に対応する前記積層方向の第１位置に少なくとも設けられた第２絶縁部材と
を備え、
前記第２絶縁部材は、前記第１コンタクト電極の前記第１方向における前記第１絶縁部材側の側面と対向する第１領域、及び、前記第２コンタクト電極の前記第１方向における前記第１絶縁部材側の側面と対向する第２領域の間で、前記積層方向における前記第１絶縁部材の内部を前記第２方向に延伸して形成された経路の少なくとも一部を閉塞させる様に設けられている
半導体記憶装置。
【請求項５】
前記第２絶縁部材は、前記第１絶縁部材と異なるエッチングレートを備える
請求項１～４のいずれか１項に記載の半導体記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、半導体記憶装置に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
積層方向に積層された複数の導電層と、積層方向に延伸し複数の導電層と対向する半導体柱と、複数の導電層と半導体柱との間に設けられたゲート絶縁膜と、を備える半導体記憶装置が知られている。ゲート絶縁膜は、例えば、窒化シリコン（ＳｉＮ）等の絶縁性の電荷蓄積膜やフローティングゲート等の導電性の電荷蓄積膜等を備える。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２２／００７７１７３号明細書
米国特許出願公開第２０２０／０２５１４８９号明細書
特開２０２２－３０７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
好適に製造可能な半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態に係る半導体記憶装置は、積層方向に積層された複数の導電層と、積層方向に延伸し複数の導電層と対向する第１半導体柱と、複数の導電層と第１半導体柱との間に設けられ第１電荷蓄積膜を含む第１ゲート絶縁膜と、第１半導体柱の積層方向の一端に接続された第１半導体部材と、積層方向に延伸し、第１半導体部材に接続された第１コンタクト電極と、積層方向から見て第１半導体柱及び第１ゲート絶縁膜の一部と重なる位置に設けられ、複数の導電層のうち積層方向における第１コンタクト電極側に配置された一部の導電層を積層方向と交差する第１方向に分断する第１絶縁部材と、第１絶縁部材の内部における、第１半導体部材に対応する積層方向の第１位置に少なくとも設けられた第２絶縁部材と、を備える。第１コンタクト電極は、積層方向における第１半導体部材の第１コンタクト電極側の面に対して積層方向における第１半導体柱と反対側に設けられた第１導電領域と、第１半導体部材及び第２絶縁部材の間で、第１半導体部材の上記面に対して積層方向における第１半導体柱側に設けられ、第２絶縁部材と接する第２導電領域と、を備える。
【図面の簡単な説明】
【０００６】
第１実施形態に係る半導体記憶装置の構成を示す模式的な回路図である。
同半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な平面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
第１実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
第２実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
第２実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
第３実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第４実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
第４実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
第５実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
第６実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
第７実施形態に係る半導体記憶装置の一部の構成を示す模式的な断面図である。
同半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
第７実施形態に係る半導体記憶装置の製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
同製造方法について説明するための模式的な断面図である。
他の実施形態に係る半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
他の実施形態に係る半導体記憶装置の一部の構成を示す模式的なＸＹ断面図である。
【発明を実施するための形態】
【０００７】
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【０００８】
また、本明細書において「半導体記憶装置」と言った場合には、メモリダイを意味する事もあるし、メモリチップ、メモリカード、ＳＳＤ（Solid State Drive）等の、コントローラダイを含むメモリシステムを意味する事もある。更に、スマートホン、タブレット端末、パーソナルコンピュータ等の、ホストコンピュータを含む構成を意味する事もある。
【０００９】
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、３つのトランジスタを直列に接続した場合には、２つ目のトランジスタがＯＦＦ状態であったとしても、１つ目のトランジスタは３つ目のトランジスタに「電気的に接続」されている。
【００１０】
また、本明細書において、第１の構成が第２の構成及び第３の構成の「間に接続されている」と言った場合、第１の構成、第２の構成及び第３の構成が直列に接続され、且つ、第２の構成が第１の構成を介して第３の構成に接続されていることを意味する場合がある。
（【００１１】以降は省略されています）

関連特許