特許ウォッチ

公開番号2025147011
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2025129530,2021136563
出願日2025-08-01,2021-08-24
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人サクラ国際特許事務所
主分類H02M 3/155 20060101AFI20250926BHJP(電力の発電,変換,配電)
要約【課題】電源供給先において所望の電圧値が供給されることが可能なメモリシステムを提供する。
【解決手段】実施形態のメモリシステムは、不揮発性のメモリと、メモリを制御するメモリコントローラと、メモリ及びメモリコントローラの少なくとも一方の電源となる電圧を供給する電源回路とを備え、電源回路は、供給する電圧の値に関する第1情報を記憶し、記憶した第1情報で特定される前記電圧の値に基づく出力電圧を出力し、出力電圧の出力端における出力電流を検出し、検出した出力電流の値と閾値とを比較し、記憶された第1情報を、比較の結果に基づいて供給する電圧の値が更新された第2情報に更新する。
【選択図】図2
特許請求の範囲【請求項１】
不揮発性のメモリと、
前記メモリを制御するメモリコントローラと、
前記メモリ及び前記メモリコントローラの少なくとも一方の電源となる電圧を供給する電源回路と、
を備え、
前記電源回路は、
前記供給する電圧の値に関する第１情報を記憶し、
前記記憶した第１情報で特定される前記電圧の値に基づく出力電圧を出力し、
前記出力電圧の出力端における出力電流を検出し、
前記検出した出力電流の値と閾値とを比較し、
前記記憶された第１情報を、前記比較の結果に基づいて前記供給する電圧の値が更新された第２情報に更新する
メモリシステム。

発明の詳細な説明【技術分野】
【０００１】
本実施形態は、メモリシステムに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
ホスト装置と接続可能なメモリシステムがある。メモリシステムは、ホスト装置又は外部装置から電源電圧が供給される電源装置を備える。電源装置は、供給された電源電圧に基づいて、電源電圧とは異なる値の電圧を生成する。電源装置は、生成した電圧を、メモリシステムが備える他のデバイスに出力電圧として供給する。メモリシステムにおいて、一般に電源装置の出力電圧の値は相対的に低く、かつ出力電流が相対的に大きい。出力電圧の値が低いことから、許容される出力電圧の値の変動範囲が比較的狭くなる。そこで、メモリシステムが備える電源装置は、ＤＣ／ＤＣコンバータを用いることで、出力電圧の値を、許容される変動範囲内に制御している。
【０００３】
例えばＳＳＤなどのメモリシステムでは、コストや実装面積を削減するため、ＰＭＩＣ（Power Management IC；電源管理ＩＣ）が用いられることがある。ＰＭＩＣは、それぞれが異なる電圧値の複数の出力電圧を生成することができる。ＰＭＩＣのそれぞれの出力電圧の値は、その出力端子において所定の電圧となるように設計される。電源供給先たる部品が、ＰＭＩＣから遠い位置に配置される場合、その部品に供給される電圧の値は、ＰＭＩＣの出力端子における出力電圧の値とは異なる（低くなる）可能性がある。このため電源供給先が、所望の電圧値が供給されない可能性がある。
【先行技術文献】
【特許文献】
【０００４】
特許第６３６８５３５号明細書
特開２００７－２５１６９９公報
米国特許明細書第９，３６９，０４６号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの実施形態は、電源供給先において所望の電圧値が供給されることが可能なメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態のメモリシステムは、不揮発性のメモリと、メモリを制御するメモリコントローラと、メモリ及びメモリコントローラの少なくとも一方の電源となる電圧を供給する電源回路とを備え、電源回路は、供給する電圧の値に関する第１情報を記憶し、記憶した第１情報で特定される電圧の値に基づく出力電圧を出力し、出力電圧の出力端における出力電流を検出し、検出した出力電流の値と閾値とを比較し、記憶された第１情報を、比較の結果に基づいて供給する電圧の値が更新された第２情報に更新する。
【図面の簡単な説明】
【０００７】
ホスト装置と接続された実施形態に係るメモリシステムの構成を示すブロック図である。
実施形態に係るメモリシステムに備えられる電源装置の構成例を示すブロック図である。
実施形態のメモリシステムに備えられる電源装置の制御方法を示すフローチャートである。
【発明を実施するための形態】
【０００８】
（実施形態の構成）
図１は、実施形態のメモリシステム１の構成を示す図である。図１に示すように、メモリシステム１は、ホスト装置２と接続可能である。メモリシステム１は、例えば、ＳＳＤ（Solid State Drive）又はＵＦＳ（Universal Flash Storage）デバイスである。ホスト装置２は、例えば、サーバ、パーソナルコンピュータ、車載デバイス、又はモバイル型の情報処理装置である。メモリシステム１は、ホスト装置２の外部記憶装置として機能する。ホスト装置２は、メモリシステム１に対して要求を発行することができる。要求は、リード要求及びライト要求を含む。
【０００９】
メモリシステム１は、例えば、ＮＡＮＤ型フラッシュメモリ（以下、ＮＡＮＤメモリとも称する）１０と、メモリコントローラ２０と、電源回路３０とを備えている。ＮＡＮＤメモリ１０は、図示しない１以上のメモリチップを含む。メモリチップは、複数のメモリセルトランジスタを備え、データを不揮発に記憶することができる。ＮＡＮＤメモリ１０のメモリチップは、メモリコントローラ２０と接続されている。
【００１０】
メモリコントローラ２０は、ＮＡＮＤメモリ１０に対して、プログラム処理、リード処理、及びイレース処理などを行う。メモリコントローラ２０は、例えばＳｏＣ（System-On-a-Chip）として構成される半導体回路である。メモリコントローラ２０は、ＦＰＧＡ（Field-Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）として構成されてもよい。メモリコントローラ２０は、複数のチップによって構成されてもよい。メモリコントローラ２０の各機能は、ソフトウェア（ファームウェア）を実行するＣＰＵ、専用ハードウェア、又はこれらの組み合わせによって実現され得る。
（【００１１】以降は省略されています）

関連特許